AMDGPUISelLowering.h File Reference

Interface definition of the TargetLowering class that is common to all AMD GPUs. More...

#include "llvm/CodeGen/CallingConvLower.h"
#include "llvm/CodeGen/TargetLowering.h"

Go to the source code of this file.

Classes
class	llvm::AMDGPUTargetLowering

Namespaces
namespace	llvm
	This is an optimization pass for GlobalISel generic memory operations.
namespace	llvm::AMDGPUISD

Enumerations
enum	llvm::AMDGPUISD::NodeType : unsigned {   llvm::AMDGPUISD::FIRST_NUMBER = ISD::BUILTIN_OP_END , llvm::AMDGPUISD::UMUL , llvm::AMDGPUISD::BRANCH_COND , llvm::AMDGPUISD::CALL ,   llvm::AMDGPUISD::TC_RETURN , llvm::AMDGPUISD::TC_RETURN_GFX , llvm::AMDGPUISD::TC_RETURN_CHAIN , llvm::AMDGPUISD::TRAP ,   llvm::AMDGPUISD::IF , llvm::AMDGPUISD::ELSE , llvm::AMDGPUISD::LOOP , llvm::AMDGPUISD::ENDPGM ,   llvm::AMDGPUISD::ENDPGM_TRAP , llvm::AMDGPUISD::SIMULATED_TRAP , llvm::AMDGPUISD::RETURN_TO_EPILOG , llvm::AMDGPUISD::RET_GLUE ,   llvm::AMDGPUISD::WAVE_ADDRESS , llvm::AMDGPUISD::DWORDADDR , llvm::AMDGPUISD::FRACT , llvm::AMDGPUISD::CLAMP ,   llvm::AMDGPUISD::SETCC , llvm::AMDGPUISD::SETREG , llvm::AMDGPUISD::DENORM_MODE , llvm::AMDGPUISD::FMA_W_CHAIN ,   llvm::AMDGPUISD::FMUL_W_CHAIN , llvm::AMDGPUISD::COS_HW , llvm::AMDGPUISD::SIN_HW , llvm::AMDGPUISD::FMAX_LEGACY ,   llvm::AMDGPUISD::FMIN_LEGACY , llvm::AMDGPUISD::FMAX3 , llvm::AMDGPUISD::SMAX3 , llvm::AMDGPUISD::UMAX3 ,   llvm::AMDGPUISD::FMIN3 , llvm::AMDGPUISD::SMIN3 , llvm::AMDGPUISD::UMIN3 , llvm::AMDGPUISD::FMED3 ,   llvm::AMDGPUISD::SMED3 , llvm::AMDGPUISD::UMED3 , llvm::AMDGPUISD::FMAXIMUM3 , llvm::AMDGPUISD::FMINIMUM3 ,   llvm::AMDGPUISD::FDOT2 , llvm::AMDGPUISD::URECIP , llvm::AMDGPUISD::DIV_SCALE , llvm::AMDGPUISD::DIV_FMAS ,   llvm::AMDGPUISD::DIV_FIXUP , llvm::AMDGPUISD::FMAD_FTZ , llvm::AMDGPUISD::RCP , llvm::AMDGPUISD::RSQ ,   llvm::AMDGPUISD::RCP_LEGACY , llvm::AMDGPUISD::RCP_IFLAG , llvm::AMDGPUISD::LOG , llvm::AMDGPUISD::EXP ,   llvm::AMDGPUISD::FMUL_LEGACY , llvm::AMDGPUISD::RSQ_CLAMP , llvm::AMDGPUISD::FP_CLASS , llvm::AMDGPUISD::DOT4 ,   llvm::AMDGPUISD::CARRY , llvm::AMDGPUISD::BORROW , llvm::AMDGPUISD::BFE_U32 , llvm::AMDGPUISD::BFE_I32 ,   llvm::AMDGPUISD::BFI , llvm::AMDGPUISD::BFM , llvm::AMDGPUISD::FFBH_U32 , llvm::AMDGPUISD::FFBH_I32 ,   llvm::AMDGPUISD::FFBL_B32 , llvm::AMDGPUISD::MUL_U24 , llvm::AMDGPUISD::MUL_I24 , llvm::AMDGPUISD::MULHI_U24 ,   llvm::AMDGPUISD::MULHI_I24 , llvm::AMDGPUISD::MAD_U24 , llvm::AMDGPUISD::MAD_I24 , llvm::AMDGPUISD::MAD_U64_U32 ,   llvm::AMDGPUISD::MAD_I64_I32 , llvm::AMDGPUISD::PERM , llvm::AMDGPUISD::TEXTURE_FETCH , llvm::AMDGPUISD::R600_EXPORT ,   llvm::AMDGPUISD::CONST_ADDRESS , llvm::AMDGPUISD::REGISTER_LOAD , llvm::AMDGPUISD::REGISTER_STORE , llvm::AMDGPUISD::SAMPLE ,   llvm::AMDGPUISD::SAMPLEB , llvm::AMDGPUISD::SAMPLED , llvm::AMDGPUISD::SAMPLEL , llvm::AMDGPUISD::CVT_F32_UBYTE0 ,   llvm::AMDGPUISD::CVT_F32_UBYTE1 , llvm::AMDGPUISD::CVT_F32_UBYTE2 , llvm::AMDGPUISD::CVT_F32_UBYTE3 , llvm::AMDGPUISD::CVT_PKRTZ_F16_F32 ,   llvm::AMDGPUISD::CVT_PKNORM_I16_F32 , llvm::AMDGPUISD::CVT_PKNORM_U16_F32 , llvm::AMDGPUISD::CVT_PK_I16_I32 , llvm::AMDGPUISD::CVT_PK_U16_U32 ,   llvm::AMDGPUISD::FP_TO_FP16 , llvm::AMDGPUISD::BUILD_VERTICAL_VECTOR , llvm::AMDGPUISD::CONST_DATA_PTR , llvm::AMDGPUISD::PC_ADD_REL_OFFSET ,   llvm::AMDGPUISD::LDS , llvm::AMDGPUISD::FPTRUNC_ROUND_UPWARD , llvm::AMDGPUISD::FPTRUNC_ROUND_DOWNWARD , llvm::AMDGPUISD::DUMMY_CHAIN ,   llvm::AMDGPUISD::FIRST_MEM_OPCODE_NUMBER = ISD::FIRST_TARGET_MEMORY_OPCODE , llvm::AMDGPUISD::LOAD_D16_HI , llvm::AMDGPUISD::LOAD_D16_LO , llvm::AMDGPUISD::LOAD_D16_HI_I8 ,   llvm::AMDGPUISD::LOAD_D16_HI_U8 , llvm::AMDGPUISD::LOAD_D16_LO_I8 , llvm::AMDGPUISD::LOAD_D16_LO_U8 , llvm::AMDGPUISD::STORE_MSKOR ,   llvm::AMDGPUISD::LOAD_CONSTANT , llvm::AMDGPUISD::TBUFFER_STORE_FORMAT , llvm::AMDGPUISD::TBUFFER_STORE_FORMAT_D16 , llvm::AMDGPUISD::TBUFFER_LOAD_FORMAT ,   llvm::AMDGPUISD::TBUFFER_LOAD_FORMAT_D16 , llvm::AMDGPUISD::DS_ORDERED_COUNT , llvm::AMDGPUISD::ATOMIC_CMP_SWAP , llvm::AMDGPUISD::ATOMIC_LOAD_FMIN ,   llvm::AMDGPUISD::ATOMIC_LOAD_FMAX , llvm::AMDGPUISD::BUFFER_LOAD , llvm::AMDGPUISD::BUFFER_LOAD_UBYTE , llvm::AMDGPUISD::BUFFER_LOAD_USHORT ,   llvm::AMDGPUISD::BUFFER_LOAD_BYTE , llvm::AMDGPUISD::BUFFER_LOAD_SHORT , llvm::AMDGPUISD::BUFFER_LOAD_FORMAT , llvm::AMDGPUISD::BUFFER_LOAD_FORMAT_TFE ,   llvm::AMDGPUISD::BUFFER_LOAD_FORMAT_D16 , llvm::AMDGPUISD::SBUFFER_LOAD , llvm::AMDGPUISD::SBUFFER_LOAD_BYTE , llvm::AMDGPUISD::SBUFFER_LOAD_UBYTE ,   llvm::AMDGPUISD::SBUFFER_LOAD_SHORT , llvm::AMDGPUISD::SBUFFER_LOAD_USHORT , llvm::AMDGPUISD::BUFFER_STORE , llvm::AMDGPUISD::BUFFER_STORE_BYTE ,   llvm::AMDGPUISD::BUFFER_STORE_SHORT , llvm::AMDGPUISD::BUFFER_STORE_FORMAT , llvm::AMDGPUISD::BUFFER_STORE_FORMAT_D16 , llvm::AMDGPUISD::BUFFER_ATOMIC_SWAP ,   llvm::AMDGPUISD::BUFFER_ATOMIC_ADD , llvm::AMDGPUISD::BUFFER_ATOMIC_SUB , llvm::AMDGPUISD::BUFFER_ATOMIC_SMIN , llvm::AMDGPUISD::BUFFER_ATOMIC_UMIN ,   llvm::AMDGPUISD::BUFFER_ATOMIC_SMAX , llvm::AMDGPUISD::BUFFER_ATOMIC_UMAX , llvm::AMDGPUISD::BUFFER_ATOMIC_AND , llvm::AMDGPUISD::BUFFER_ATOMIC_OR ,   llvm::AMDGPUISD::BUFFER_ATOMIC_XOR , llvm::AMDGPUISD::BUFFER_ATOMIC_INC , llvm::AMDGPUISD::BUFFER_ATOMIC_DEC , llvm::AMDGPUISD::BUFFER_ATOMIC_CMPSWAP ,   llvm::AMDGPUISD::BUFFER_ATOMIC_CSUB , llvm::AMDGPUISD::BUFFER_ATOMIC_FADD , llvm::AMDGPUISD::BUFFER_ATOMIC_FADD_BF16 , llvm::AMDGPUISD::BUFFER_ATOMIC_FMIN ,   llvm::AMDGPUISD::BUFFER_ATOMIC_FMAX , llvm::AMDGPUISD::BUFFER_ATOMIC_COND_SUB_U32 , llvm::AMDGPUISD::LAST_AMDGPU_ISD_NUMBER }

Detailed Description

Interface definition of the TargetLowering class that is common to all AMD GPUs.

Definition in file AMDGPUISelLowering.h.