LLVM  16.0.0git
llvm::SIInstrInfo Member List

This is the complete list of members for llvm::SIInstrInfo, including all inherited members.

analyzeBranch(MachineBasicBlock &MBB, MachineBasicBlock *&TBB, MachineBasicBlock *&FBB, SmallVectorImpl< MachineOperand > &Cond, bool AllowModify=false) const overridellvm::SIInstrInfo
analyzeBranchImpl(MachineBasicBlock &MBB, MachineBasicBlock::iterator I, MachineBasicBlock *&TBB, MachineBasicBlock *&FBB, SmallVectorImpl< MachineOperand > &Cond, bool AllowModify) constllvm::SIInstrInfo
analyzeCompare(const MachineInstr &MI, Register &SrcReg, Register &SrcReg2, int64_t &CmpMask, int64_t &CmpValue) const overridellvm::SIInstrInfo
areLoadsFromSameBasePtr(SDNode *Load1, SDNode *Load2, int64_t &Offset1, int64_t &Offset2) const overridellvm::SIInstrInfo
areMemAccessesTriviallyDisjoint(const MachineInstr &MIa, const MachineInstr &MIb) const overridellvm::SIInstrInfo
buildExtractSubReg(MachineBasicBlock::iterator MI, MachineRegisterInfo &MRI, MachineOperand &SuperReg, const TargetRegisterClass *SuperRC, unsigned SubIdx, const TargetRegisterClass *SubRC) constllvm::SIInstrInfo
buildExtractSubRegOrImm(MachineBasicBlock::iterator MI, MachineRegisterInfo &MRI, MachineOperand &SuperReg, const TargetRegisterClass *SuperRC, unsigned SubIdx, const TargetRegisterClass *SubRC) constllvm::SIInstrInfo
buildShrunkInst(MachineInstr &MI, unsigned NewOpcode) constllvm::SIInstrInfo
canInsertSelect(const MachineBasicBlock &MBB, ArrayRef< MachineOperand > Cond, Register DstReg, Register TrueReg, Register FalseReg, int &CondCycles, int &TrueCycles, int &FalseCycles) const overridellvm::SIInstrInfo
canShrink(const MachineInstr &MI, const MachineRegisterInfo &MRI) constllvm::SIInstrInfo
commuteInstructionImpl(MachineInstr &MI, bool NewMI, unsigned OpIdx0, unsigned OpIdx1) const overridellvm::SIInstrInfoprotected
commuteOpcode(unsigned Opc) constllvm::SIInstrInfo
commuteOpcode(const MachineInstr &MI) constllvm::SIInstrInfoinline
convertNonUniformIfRegion(MachineBasicBlock *IfEntry, MachineBasicBlock *IfEnd) constllvm::SIInstrInfo
convertNonUniformLoopRegion(MachineBasicBlock *LoopEntry, MachineBasicBlock *LoopEnd) constllvm::SIInstrInfo
convertToThreeAddress(MachineInstr &MI, LiveVariables *LV, LiveIntervals *LIS) const overridellvm::SIInstrInfo
copyPhysReg(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI, const DebugLoc &DL, MCRegister DestReg, MCRegister SrcReg, bool KillSrc) const overridellvm::SIInstrInfo
createPHIDestinationCopy(MachineBasicBlock &MBB, MachineBasicBlock::iterator InsPt, const DebugLoc &DL, Register Src, Register Dst) const overridellvm::SIInstrInfo
createPHISourceCopy(MachineBasicBlock &MBB, MachineBasicBlock::iterator InsPt, const DebugLoc &DL, Register Src, unsigned SrcSubReg, Register Dst) const overridellvm::SIInstrInfo
CreateTargetMIHazardRecognizer(const InstrItineraryData *II, const ScheduleDAGMI *DAG) const overridellvm::SIInstrInfo
CreateTargetPostRAHazardRecognizer(const InstrItineraryData *II, const ScheduleDAG *DAG) const overridellvm::SIInstrInfo
CreateTargetPostRAHazardRecognizer(const MachineFunction &MF) const overridellvm::SIInstrInfo
decomposeMachineOperandsTargetFlags(unsigned TF) const overridellvm::SIInstrInfo
enforceOperandRCAlignment(MachineInstr &MI, unsigned OpName) constllvm::SIInstrInfo
expandMovDPP64(MachineInstr &MI) constllvm::SIInstrInfo
expandPostRAPseudo(MachineInstr &MI) const overridellvm::SIInstrInfo
findCommutedOpIndices(const MachineInstr &MI, unsigned &SrcOpIdx1, unsigned &SrcOpIdx2) const overridellvm::SIInstrInfo
findCommutedOpIndices(MCInstrDesc Desc, unsigned &SrcOpIdx0, unsigned &SrcOpIdx1) constllvm::SIInstrInfo
fixImplicitOperands(MachineInstr &MI) constllvm::SIInstrInfo
FoldImmediate(MachineInstr &UseMI, MachineInstr &DefMI, Register Reg, MachineRegisterInfo *MRI) const finalllvm::SIInstrInfo
foldMemoryOperandImpl(MachineFunction &MF, MachineInstr &MI, ArrayRef< unsigned > Ops, MachineBasicBlock::iterator InsertPt, int FrameIndex, LiveIntervals *LIS=nullptr, VirtRegMap *VRM=nullptr) const overridellvm::SIInstrInfo
getAddNoCarry(MachineBasicBlock &MBB, MachineBasicBlock::iterator I, const DebugLoc &DL, Register DestReg) constllvm::SIInstrInfo
getAddNoCarry(MachineBasicBlock &MBB, MachineBasicBlock::iterator I, const DebugLoc &DL, Register DestReg, RegScavenger &RS) constllvm::SIInstrInfo
getBranchDestBlock(const MachineInstr &MI) const overridellvm::SIInstrInfo
getClampMask(const MachineInstr &MI) constllvm::SIInstrInfoinline
getDefaultRsrcDataFormat() constllvm::SIInstrInfo
getDSShaderTypeValue(const MachineFunction &MF)llvm::SIInstrInfostatic
getIndirectGPRIDXPseudo(unsigned VecSize, bool IsIndirectSrc) constllvm::SIInstrInfo
getIndirectRegWriteMovRelPseudo(unsigned VecSize, unsigned EltSize, bool IsSGPR) constllvm::SIInstrInfo
getInstBundleSize(const MachineInstr &MI) constllvm::SIInstrInfo
getInstrLatency(const InstrItineraryData *ItinData, const MachineInstr &MI, unsigned *PredCost=nullptr) const overridellvm::SIInstrInfo
getInstSizeInBytes(const MachineInstr &MI) const overridellvm::SIInstrInfo
getKillTerminatorFromPseudo(unsigned Opcode) constllvm::SIInstrInfo
getMachineCSELookAheadLimit() const overridellvm::SIInstrInfoinline
getMCOpcodeFromPseudo(unsigned Opcode) constllvm::SIInstrInfoinline
getMemOperandsWithOffsetWidth(const MachineInstr &LdSt, SmallVectorImpl< const MachineOperand * > &BaseOps, int64_t &Offset, bool &OffsetIsScalable, unsigned &Width, const TargetRegisterInfo *TRI) const finalllvm::SIInstrInfo
getMIRFormatter() const overridellvm::SIInstrInfoinline
getMovOpcode(const TargetRegisterClass *DstRC) constllvm::SIInstrInfo
getNamedImmOperand(const MachineInstr &MI, unsigned OpName) constllvm::SIInstrInfoinline
getNamedOperand(MachineInstr &MI, unsigned OperandName) constllvm::SIInstrInfo
getNamedOperand(const MachineInstr &MI, unsigned OpName) constllvm::SIInstrInfoinline
getNumWaitStates(const MachineInstr &MI)llvm::SIInstrInfostatic
getOpRegClass(const MachineInstr &MI, unsigned OpNo) constllvm::SIInstrInfo
getOpSize(uint16_t Opcode, unsigned OpNo) constllvm::SIInstrInfoinline
getOpSize(const MachineInstr &MI, unsigned OpNo) constllvm::SIInstrInfoinline
getPreferredSelectRegClass(unsigned Size) constllvm::SIInstrInfo
getRegClass(const MCInstrDesc &TID, unsigned OpNum, const TargetRegisterInfo *TRI, const MachineFunction &MF) const overridellvm::SIInstrInfo
getRegisterInfo() constllvm::SIInstrInfoinline
getSchedModel() constllvm::SIInstrInfoinline
getScratchRsrcWords23() constllvm::SIInstrInfo
getSerializableDirectMachineOperandTargetFlags() const overridellvm::SIInstrInfo
getSerializableMachineMemOperandTargetFlags() const overridellvm::SIInstrInfo
getSerializableTargetIndices() const overridellvm::SIInstrInfo
getSubtarget() constllvm::SIInstrInfoinline
getVALUOp(const MachineInstr &MI) constllvm::SIInstrInfo
hasAnyModifiersSet(const MachineInstr &MI) constllvm::SIInstrInfo
hasFPClamp(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
hasFPClamp(uint16_t Opcode) constllvm::SIInstrInfoinline
hasIntClamp(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
hasModifiers(unsigned Opcode) constllvm::SIInstrInfo
hasModifiersSet(const MachineInstr &MI, unsigned OpName) constllvm::SIInstrInfo
hasUnwantedEffectsWhenEXECEmpty(const MachineInstr &MI) constllvm::SIInstrInfo
hasVALU32BitEncoding(unsigned Opcode) constllvm::SIInstrInfo
hasVGPRUses(const MachineInstr &MI) constllvm::SIInstrInfoinline
insertBranch(MachineBasicBlock &MBB, MachineBasicBlock *TBB, MachineBasicBlock *FBB, ArrayRef< MachineOperand > Cond, const DebugLoc &DL, int *BytesAdded=nullptr) const overridellvm::SIInstrInfo
insertEQ(MachineBasicBlock *MBB, MachineBasicBlock::iterator I, const DebugLoc &DL, Register SrcReg, int Value) constllvm::SIInstrInfo
insertIndirectBranch(MachineBasicBlock &MBB, MachineBasicBlock &NewDestBB, MachineBasicBlock &RestoreBB, const DebugLoc &DL, int64_t BrOffset, RegScavenger *RS) const overridellvm::SIInstrInfo
insertNE(MachineBasicBlock *MBB, MachineBasicBlock::iterator I, const DebugLoc &DL, Register SrcReg, int Value) constllvm::SIInstrInfo
insertNoop(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI) const overridellvm::SIInstrInfo
insertNoops(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI, unsigned Quantity) const overridellvm::SIInstrInfo
insertReturn(MachineBasicBlock &MBB) constllvm::SIInstrInfo
insertSelect(MachineBasicBlock &MBB, MachineBasicBlock::iterator I, const DebugLoc &DL, Register DstReg, ArrayRef< MachineOperand > Cond, Register TrueReg, Register FalseReg) const overridellvm::SIInstrInfo
insertVectorSelect(MachineBasicBlock &MBB, MachineBasicBlock::iterator I, const DebugLoc &DL, Register DstReg, ArrayRef< MachineOperand > Cond, Register TrueReg, Register FalseReg) constllvm::SIInstrInfo
isAlwaysGDS(uint16_t Opcode) constllvm::SIInstrInfo
isAsmOnlyOpcode(int MCOp) constllvm::SIInstrInfo
isAtomic(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isAtomic(uint16_t Opcode) constllvm::SIInstrInfoinline
isAtomicNoRet(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isAtomicNoRet(uint16_t Opcode) constllvm::SIInstrInfoinline
isAtomicRet(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isAtomicRet(uint16_t Opcode) constllvm::SIInstrInfoinline
isBasicBlockPrologue(const MachineInstr &MI) const overridellvm::SIInstrInfo
isBranchOffsetInRange(unsigned BranchOpc, int64_t BrOffset) const overridellvm::SIInstrInfo
isBufferSMRD(const MachineInstr &MI) constllvm::SIInstrInfo
isDisableWQM(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isDisableWQM(uint16_t Opcode) constllvm::SIInstrInfoinline
isDOT(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isDOT(uint16_t Opcode) constllvm::SIInstrInfoinline
isDPP(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isDPP(uint16_t Opcode) constllvm::SIInstrInfoinline
isDS(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isDS(uint16_t Opcode) constllvm::SIInstrInfoinline
isDualSourceBlendEXP(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isEXP(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isEXP(uint16_t Opcode) constllvm::SIInstrInfoinline
isFixedSize(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isFixedSize(uint16_t Opcode) constllvm::SIInstrInfoinline
isFLAT(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isFLAT(uint16_t Opcode) constllvm::SIInstrInfoinline
isFLATGlobal(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isFLATGlobal(uint16_t Opcode) constllvm::SIInstrInfoinline
isFLATScratch(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isFLATScratch(uint16_t Opcode) constllvm::SIInstrInfoinline
isFoldableCopy(const MachineInstr &MI)llvm::SIInstrInfostatic
isFPAtomic(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isFPAtomic(uint16_t Opcode) constllvm::SIInstrInfoinline
isGather4(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isGather4(uint16_t Opcode) constllvm::SIInstrInfoinline
isHighLatencyDef(int Opc) const overridellvm::SIInstrInfo
isIgnorableUse(const MachineOperand &MO) const overridellvm::SIInstrInfo
isImmOperandLegal(const MachineInstr &MI, unsigned OpNo, const MachineOperand &MO) constllvm::SIInstrInfo
isInlineConstant(const APInt &Imm) constllvm::SIInstrInfo
isInlineConstant(const APFloat &Imm) constllvm::SIInstrInfoinline
isInlineConstant(const MachineOperand &MO, uint8_t OperandType) constllvm::SIInstrInfo
isInlineConstant(const MachineOperand &MO, const MCOperandInfo &OpInfo) constllvm::SIInstrInfoinline
isInlineConstant(const MachineInstr &MI, const MachineOperand &UseMO, const MachineOperand &DefMO) constllvm::SIInstrInfoinline
isInlineConstant(const MachineInstr &MI, unsigned OpIdx) constllvm::SIInstrInfoinline
isInlineConstant(const MachineInstr &MI, unsigned OpIdx, const MachineOperand &MO) constllvm::SIInstrInfoinline
isInlineConstant(const MachineOperand &MO) constllvm::SIInstrInfoinline
isKillTerminator(unsigned Opcode)llvm::SIInstrInfostatic
isLDSDIR(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isLDSDIR(uint16_t Opcode) constllvm::SIInstrInfoinline
isLegalFLATOffset(int64_t Offset, unsigned AddrSpace, uint64_t FlatVariant) constllvm::SIInstrInfo
isLegalMUBUFImmOffset(unsigned Imm)llvm::SIInstrInfoinlinestatic
isLegalRegOperand(const MachineRegisterInfo &MRI, const MCOperandInfo &OpInfo, const MachineOperand &MO) constllvm::SIInstrInfo
isLegalVSrcOperand(const MachineRegisterInfo &MRI, const MCOperandInfo &OpInfo, const MachineOperand &MO) constllvm::SIInstrInfo
isLiteralConstant(const MachineOperand &MO, const MCOperandInfo &OpInfo) constllvm::SIInstrInfoinline
isLiteralConstant(const MachineInstr &MI, int OpIdx) constllvm::SIInstrInfoinline
isLiteralConstantLike(const MachineOperand &MO, const MCOperandInfo &OpInfo) constllvm::SIInstrInfo
isLoadFromStackSlot(const MachineInstr &MI, int &FrameIndex) const overridellvm::SIInstrInfo
isLowLatencyInstruction(const MachineInstr &MI) constllvm::SIInstrInfo
isMAI(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isMAI(uint16_t Opcode) constllvm::SIInstrInfoinline
isMFMA(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isMIMG(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isMIMG(uint16_t Opcode) constllvm::SIInstrInfoinline
isMTBUF(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isMTBUF(uint16_t Opcode) constllvm::SIInstrInfoinline
isMUBUF(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isMUBUF(uint16_t Opcode) constllvm::SIInstrInfoinline
isNonUniformBranchInstr(MachineInstr &Instr) constllvm::SIInstrInfo
isOperandLegal(const MachineInstr &MI, unsigned OpIdx, const MachineOperand *MO=nullptr) constllvm::SIInstrInfo
isPacked(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isPacked(uint16_t Opcode) constllvm::SIInstrInfoinline
isReallyTriviallyReMaterializable(const MachineInstr &MI) const overridellvm::SIInstrInfo
isSALU(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSALU(uint16_t Opcode) constllvm::SIInstrInfoinline
isScalarStore(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isScalarStore(uint16_t Opcode) constllvm::SIInstrInfoinline
isScalarUnit(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSchedulingBoundary(const MachineInstr &MI, const MachineBasicBlock *MBB, const MachineFunction &MF) const overridellvm::SIInstrInfo
isSDWA(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSDWA(uint16_t Opcode) constllvm::SIInstrInfoinline
isSegmentSpecificFLAT(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSegmentSpecificFLAT(uint16_t Opcode) constllvm::SIInstrInfoinline
isSGPRSpill(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSGPRSpill(uint16_t Opcode) constllvm::SIInstrInfoinline
isSGPRStackAccess(const MachineInstr &MI, int &FrameIndex) constllvm::SIInstrInfo
isSMRD(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSMRD(uint16_t Opcode) constllvm::SIInstrInfoinline
isSOP1(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSOP1(uint16_t Opcode) constllvm::SIInstrInfoinline
isSOP2(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSOP2(uint16_t Opcode) constllvm::SIInstrInfoinline
isSOPC(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSOPC(uint16_t Opcode) constllvm::SIInstrInfoinline
isSOPK(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSOPK(uint16_t Opcode) constllvm::SIInstrInfoinline
isSOPP(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isSOPP(uint16_t Opcode) constllvm::SIInstrInfoinline
isStackAccess(const MachineInstr &MI, int &FrameIndex) constllvm::SIInstrInfo
isStoreToStackSlot(const MachineInstr &MI, int &FrameIndex) const overridellvm::SIInstrInfo
isTRANS(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isTRANS(uint16_t Opcode) constllvm::SIInstrInfoinline
isVALU(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVALU(uint16_t Opcode) constllvm::SIInstrInfoinline
isVGPRCopy(const MachineInstr &MI) constllvm::SIInstrInfoinline
isVGPRSpill(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVGPRSpill(uint16_t Opcode) constllvm::SIInstrInfoinline
isVINTERP(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVINTERP(uint16_t Opcode) constllvm::SIInstrInfoinline
isVINTRP(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVINTRP(uint16_t Opcode) constllvm::SIInstrInfoinline
isVMEM(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVMEM(uint16_t Opcode) constllvm::SIInstrInfoinline
isVOP1(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVOP1(uint16_t Opcode) constllvm::SIInstrInfoinline
isVOP2(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVOP2(uint16_t Opcode) constllvm::SIInstrInfoinline
isVOP3(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVOP3(uint16_t Opcode) constllvm::SIInstrInfoinline
isVOP3P(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVOP3P(uint16_t Opcode) constllvm::SIInstrInfoinline
isVOPC(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isVOPC(uint16_t Opcode) constllvm::SIInstrInfoinline
isWave32() constllvm::SIInstrInfo
isWMMA(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isWMMA(uint16_t Opcode) constllvm::SIInstrInfoinline
isWQM(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
isWQM(uint16_t Opcode) constllvm::SIInstrInfoinline
legalizeGenericOperand(MachineBasicBlock &InsertMBB, MachineBasicBlock::iterator I, const TargetRegisterClass *DstRC, MachineOperand &Op, MachineRegisterInfo &MRI, const DebugLoc &DL) constllvm::SIInstrInfo
legalizeOperands(MachineInstr &MI, MachineDominatorTree *MDT=nullptr) constllvm::SIInstrInfo
legalizeOperandsFLAT(MachineRegisterInfo &MRI, MachineInstr &MI) constllvm::SIInstrInfo
legalizeOperandsSMRD(MachineRegisterInfo &MRI, MachineInstr &MI) constllvm::SIInstrInfo
legalizeOperandsVOP2(MachineRegisterInfo &MRI, MachineInstr &MI) constllvm::SIInstrInfo
legalizeOperandsVOP3(MachineRegisterInfo &MRI, MachineInstr &MI) constllvm::SIInstrInfo
legalizeOpWithMove(MachineInstr &MI, unsigned OpIdx) constllvm::SIInstrInfo
loadRegFromStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI, Register DestReg, int FrameIndex, const TargetRegisterClass *RC, const TargetRegisterInfo *TRI) const overridellvm::SIInstrInfo
materializeImmediate(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI, const DebugLoc &DL, unsigned DestReg, int64_t Value) constllvm::SIInstrInfo
mayAccessFlatAddressSpace(const MachineInstr &MI) constllvm::SIInstrInfo
mayReadEXEC(const MachineRegisterInfo &MRI, const MachineInstr &MI) constllvm::SIInstrInfo
MO_ABS32_HI enum valuellvm::SIInstrInfo
MO_ABS32_LO enum valuellvm::SIInstrInfo
MO_FAR_BRANCH_OFFSET enum valuellvm::SIInstrInfo
MO_GOTPCREL enum valuellvm::SIInstrInfo
MO_GOTPCREL32 enum valuellvm::SIInstrInfo
MO_GOTPCREL32_HI enum valuellvm::SIInstrInfo
MO_GOTPCREL32_LO enum valuellvm::SIInstrInfo
MO_MASK enum valuellvm::SIInstrInfo
MO_NONE enum valuellvm::SIInstrInfo
MO_REL32 enum valuellvm::SIInstrInfo
MO_REL32_HI enum valuellvm::SIInstrInfo
MO_REL32_LO enum valuellvm::SIInstrInfo
modifiesModeRegister(const MachineInstr &MI)llvm::SIInstrInfostatic
moveFlatAddrToVGPR(MachineInstr &Inst) constllvm::SIInstrInfo
moveToVALU(MachineInstr &MI, MachineDominatorTree *MDT=nullptr) constllvm::SIInstrInfo
optimizeCompareInstr(MachineInstr &CmpInstr, Register SrcReg, Register SrcReg2, int64_t CmpMask, int64_t CmpValue, const MachineRegisterInfo *MRI) const overridellvm::SIInstrInfo
pseudoToMCOpcode(int Opcode) constllvm::SIInstrInfo
readlaneVGPRToSGPR(Register SrcReg, MachineInstr &UseMI, MachineRegisterInfo &MRI) constllvm::SIInstrInfo
removeBranch(MachineBasicBlock &MBB, int *BytesRemoved=nullptr) const overridellvm::SIInstrInfo
removeModOperands(MachineInstr &MI) constllvm::SIInstrInfo
reverseBranchCondition(SmallVectorImpl< MachineOperand > &Cond) const overridellvm::SIInstrInfo
shouldClusterMemOps(ArrayRef< const MachineOperand * > BaseOps1, ArrayRef< const MachineOperand * > BaseOps2, unsigned NumLoads, unsigned NumBytes) const overridellvm::SIInstrInfo
shouldScheduleLoadsNear(SDNode *Load0, SDNode *Load1, int64_t Offset0, int64_t Offset1, unsigned NumLoads) const overridellvm::SIInstrInfo
SIInstrInfo(const GCNSubtarget &ST)llvm::SIInstrInfoexplicit
sopkIsZext(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
sopkIsZext(uint16_t Opcode) constllvm::SIInstrInfoinline
splitFlatOffset(int64_t COffsetVal, unsigned AddrSpace, uint64_t FlatVariant) constllvm::SIInstrInfo
storeRegToStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI, Register SrcReg, bool isKill, int FrameIndex, const TargetRegisterClass *RC, const TargetRegisterInfo *TRI) const overridellvm::SIInstrInfo
swapSourceModifiers(MachineInstr &MI, MachineOperand &Src0, unsigned Src0OpName, MachineOperand &Src1, unsigned Src1OpName) constllvm::SIInstrInfoprotected
TargetOperandFlags enum namellvm::SIInstrInfo
usesConstantBus(const MachineRegisterInfo &MRI, const MachineOperand &MO, const MCOperandInfo &OpInfo) constllvm::SIInstrInfo
usesFPDPRounding(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
usesFPDPRounding(uint16_t Opcode) constllvm::SIInstrInfoinline
usesLGKM_CNT(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
usesVM_CNT(const MachineInstr &MI)llvm::SIInstrInfoinlinestatic
verifyInstruction(const MachineInstr &MI, StringRef &ErrInfo) const overridellvm::SIInstrInfo