LLVM  15.0.0git
llvm::SIRegisterInfo Member List

This is the complete list of members for llvm::SIRegisterInfo, including all inherited members.

buildSpillLoadStore(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI, const DebugLoc &DL, unsigned LoadStoreOp, int Index, Register ValueReg, bool ValueIsKill, MCRegister ScratchOffsetReg, int64_t InstrOffset, MachineMemOperand *MMO, RegScavenger *RS, LivePhysRegs *LiveRegs=nullptr) constllvm::SIRegisterInfo
buildVGPRSpillLoadStore(SGPRSpillBuilder &SB, int Index, int Offset, bool IsLoad, bool IsKill=true) constllvm::SIRegisterInfo
eliminateFrameIndex(MachineBasicBlock::iterator MI, int SPAdj, unsigned FIOperandNum, RegScavenger *RS) const overridellvm::SIRegisterInfo
eliminateSGPRToVGPRSpillFrameIndex(MachineBasicBlock::iterator MI, int FI, RegScavenger *RS, LiveIntervals *LIS=nullptr) constllvm::SIRegisterInfo
findReachingDef(Register Reg, unsigned SubReg, MachineInstr &Use, MachineRegisterInfo &MRI, LiveIntervals *LIS) constllvm::SIRegisterInfo
findUnusedRegister(const MachineRegisterInfo &MRI, const TargetRegisterClass *RC, const MachineFunction &MF, bool ReserveHighestVGPR=false) constllvm::SIRegisterInfo
get32BitRegister(MCPhysReg Reg) constllvm::SIRegisterInfo
getAGPRClassForBitWidth(unsigned BitWidth) constllvm::SIRegisterInfo
getAllAGPRRegMask() constllvm::SIRegisterInfo
getAllAllocatableSRegMask() constllvm::SIRegisterInfo
getAllSGPR128(const MachineFunction &MF) constllvm::SIRegisterInfo
getAllSGPR32(const MachineFunction &MF) constllvm::SIRegisterInfo
getAllSGPR64(const MachineFunction &MF) constllvm::SIRegisterInfo
getAllVectorRegMask() constllvm::SIRegisterInfo
getAllVGPRRegMask() constllvm::SIRegisterInfo
getBaseRegister() constllvm::SIRegisterInfo
getBoolRC() constllvm::SIRegisterInfoinline
getCalleeSavedRegs(const MachineFunction *MF) const overridellvm::SIRegisterInfo
getCalleeSavedRegsViaCopy(const MachineFunction *MF) constllvm::SIRegisterInfo
getCallPreservedMask(const MachineFunction &MF, CallingConv::ID) const overridellvm::SIRegisterInfo
getChannelFromSubReg(unsigned SubReg) constllvm::SIRegisterInfoinline
getCompatibleSubRegClass(const TargetRegisterClass *SuperRC, const TargetRegisterClass *SubRC, unsigned SubIdx) constllvm::SIRegisterInfo
getConstrainedRegClassForOperand(const MachineOperand &MO, const MachineRegisterInfo &MRI) const overridellvm::SIRegisterInfo
getCrossCopyRegClass(const TargetRegisterClass *RC) const overridellvm::SIRegisterInfo
getCSRFirstUseCost() const overridellvm::SIRegisterInfoinline
getEquivalentAGPRClass(const TargetRegisterClass *SRC) constllvm::SIRegisterInfo
getEquivalentSGPRClass(const TargetRegisterClass *VRC) constllvm::SIRegisterInfo
getEquivalentVGPRClass(const TargetRegisterClass *SRC) constllvm::SIRegisterInfo
getFrameIndexInstrOffset(const MachineInstr *MI, int Idx) const overridellvm::SIRegisterInfo
getFrameRegister(const MachineFunction &MF) const overridellvm::SIRegisterInfo
getHWRegIndex(MCRegister Reg) constllvm::SIRegisterInfoinline
getLargestLegalSuperClass(const TargetRegisterClass *RC, const MachineFunction &MF) const overridellvm::SIRegisterInfo
getNoPreservedMask() const overridellvm::SIRegisterInfo
getNumChannelsFromSubReg(unsigned SubReg) constllvm::SIRegisterInfoinline
getNumCoveredRegs(LaneBitmask LM)llvm::SIRegisterInfoinlinestatic
getPhysRegClass(MCRegister Reg) constllvm::SIRegisterInfo
getPointerRegClass(const MachineFunction &MF, unsigned Kind=0) const overridellvm::SIRegisterInfo
getProperlyAlignedRC(const TargetRegisterClass *RC) constllvm::SIRegisterInfo
getRegAsmName(MCRegister Reg) const overridellvm::SIRegisterInfo
getRegClass(unsigned RCID) constllvm::SIRegisterInfo
getRegClassForReg(const MachineRegisterInfo &MRI, Register Reg) constllvm::SIRegisterInfo
getRegClassForSizeOnBank(unsigned Size, const RegisterBank &Bank) constllvm::SIRegisterInfo
getRegClassForTypeOnBank(LLT Ty, const RegisterBank &Bank) constllvm::SIRegisterInfoinline
getRegPressureLimit(const TargetRegisterClass *RC, MachineFunction &MF) const overridellvm::SIRegisterInfo
getRegPressureSetLimit(const MachineFunction &MF, unsigned Idx) const overridellvm::SIRegisterInfo
getRegSplitParts(const TargetRegisterClass *RC, unsigned EltSize) constllvm::SIRegisterInfo
getRegUnitPressureSets(unsigned RegUnit) const overridellvm::SIRegisterInfo
getReservedRegs(const MachineFunction &MF) const overridellvm::SIRegisterInfo
getReturnAddressReg(const MachineFunction &MF) constllvm::SIRegisterInfo
getScratchInstrOffset(const MachineInstr *MI) constllvm::SIRegisterInfo
getSGPRClassForBitWidth(unsigned BitWidth)llvm::SIRegisterInfostatic
getSubRegClass(const TargetRegisterClass *RC, unsigned SubIdx) constllvm::SIRegisterInfo
getSubRegFromChannel(unsigned Channel, unsigned NumRegs=1)llvm::SIRegisterInfostatic
getVCC() constllvm::SIRegisterInfo
getVectorSuperClassForBitWidth(unsigned BitWidth) constllvm::SIRegisterInfo
getVGPR64Class() constllvm::SIRegisterInfo
getVGPRClassForBitWidth(unsigned BitWidth) constllvm::SIRegisterInfo
getWaveMaskRegClass() constllvm::SIRegisterInfoinline
hasAGPRs(const TargetRegisterClass *RC)llvm::SIRegisterInfoinlinestatic
hasBasePointer(const MachineFunction &MF) constllvm::SIRegisterInfo
hasSGPRs(const TargetRegisterClass *RC)llvm::SIRegisterInfoinlinestatic
hasVectorRegisters(const TargetRegisterClass *RC)llvm::SIRegisterInfoinlinestatic
hasVGPRs(const TargetRegisterClass *RC)llvm::SIRegisterInfoinlinestatic
isAGPR(const MachineRegisterInfo &MRI, Register Reg) constllvm::SIRegisterInfo
isAGPRClass(const TargetRegisterClass *RC)llvm::SIRegisterInfoinlinestatic
isAsmClobberable(const MachineFunction &MF, MCRegister PhysReg) const overridellvm::SIRegisterInfo
isConstantPhysReg(MCRegister PhysReg) const overridellvm::SIRegisterInfo
isDivergentRegClass(const TargetRegisterClass *RC) const overridellvm::SIRegisterInfoinline
isFrameOffsetLegal(const MachineInstr *MI, Register BaseReg, int64_t Offset) const overridellvm::SIRegisterInfo
isProperlyAlignedRC(const TargetRegisterClass &RC) constllvm::SIRegisterInfo
isSGPRClass(const TargetRegisterClass *RC)llvm::SIRegisterInfoinlinestatic
isSGPRClassID(unsigned RCID) constllvm::SIRegisterInfoinline
isSGPRReg(const MachineRegisterInfo &MRI, Register Reg) constllvm::SIRegisterInfo
isVectorRegister(const MachineRegisterInfo &MRI, Register Reg) constllvm::SIRegisterInfoinline
isVectorSuperClass(const TargetRegisterClass *RC) constllvm::SIRegisterInfoinline
isVGPR(const MachineRegisterInfo &MRI, Register Reg) constllvm::SIRegisterInfo
isVGPRClass(const TargetRegisterClass *RC)llvm::SIRegisterInfoinlinestatic
isVSSuperClass(const TargetRegisterClass *RC) constllvm::SIRegisterInfoinline
materializeFrameBaseRegister(MachineBasicBlock *MBB, int FrameIdx, int64_t Offset) const overridellvm::SIRegisterInfo
needsFrameBaseReg(MachineInstr *MI, int64_t Offset) const overridellvm::SIRegisterInfo
opCanUseInlineConstant(unsigned OpType) constllvm::SIRegisterInfo
opCanUseLiteralConstant(unsigned OpType) constllvm::SIRegisterInfo
requiresFrameIndexReplacementScavenging(const MachineFunction &MF) const overridellvm::SIRegisterInfo
requiresFrameIndexScavenging(const MachineFunction &MF) const overridellvm::SIRegisterInfo
requiresRegisterScavenging(const MachineFunction &Fn) const overridellvm::SIRegisterInfo
requiresVirtualBaseRegisters(const MachineFunction &Fn) const overridellvm::SIRegisterInfo
reservedPrivateSegmentBufferReg(const MachineFunction &MF) constllvm::SIRegisterInfo
resolveFrameIndex(MachineInstr &MI, Register BaseReg, int64_t Offset) const overridellvm::SIRegisterInfo
restoreSGPR(MachineBasicBlock::iterator MI, int FI, RegScavenger *RS, LiveIntervals *LIS=nullptr, bool OnlyToVGPR=false) constllvm::SIRegisterInfo
shouldCoalesce(MachineInstr *MI, const TargetRegisterClass *SrcRC, unsigned SubReg, const TargetRegisterClass *DstRC, unsigned DstSubReg, const TargetRegisterClass *NewRC, LiveIntervals &LIS) const overridellvm::SIRegisterInfo
shouldRealignStack(const MachineFunction &MF) const overridellvm::SIRegisterInfo
shouldRewriteCopySrc(const TargetRegisterClass *DefRC, unsigned DefSubReg, const TargetRegisterClass *SrcRC, unsigned SrcSubReg) const overridellvm::SIRegisterInfo
SIRegisterInfo(const GCNSubtarget &ST)llvm::SIRegisterInfo
spillEmergencySGPR(MachineBasicBlock::iterator MI, MachineBasicBlock &RestoreMBB, Register SGPR, RegScavenger *RS) constllvm::SIRegisterInfo
spillSGPR(MachineBasicBlock::iterator MI, int FI, RegScavenger *RS, LiveIntervals *LIS=nullptr, bool OnlyToVGPR=false) constllvm::SIRegisterInfo
spillSGPRToVGPR() constllvm::SIRegisterInfoinline