| enum | llvm::RISCVISD::NodeType : unsigned {
llvm::RISCVISD::FIRST_NUMBER = ISD::BUILTIN_OP_END,
llvm::RISCVISD::RET_FLAG,
llvm::RISCVISD::URET_FLAG,
llvm::RISCVISD::SRET_FLAG,
llvm::RISCVISD::MRET_FLAG,
llvm::RISCVISD::CALL,
llvm::RISCVISD::SELECT_CC,
llvm::RISCVISD::BR_CC,
llvm::RISCVISD::BuildPairF64,
llvm::RISCVISD::SplitF64,
llvm::RISCVISD::TAIL,
llvm::RISCVISD::MULHSU,
llvm::RISCVISD::SLLW,
llvm::RISCVISD::SRAW,
llvm::RISCVISD::SRLW,
llvm::RISCVISD::DIVW,
llvm::RISCVISD::DIVUW,
llvm::RISCVISD::REMUW,
llvm::RISCVISD::ROLW,
llvm::RISCVISD::RORW,
llvm::RISCVISD::CLZW,
llvm::RISCVISD::CTZW,
llvm::RISCVISD::FSR,
llvm::RISCVISD::FSL,
llvm::RISCVISD::FSRW,
llvm::RISCVISD::FSLW,
llvm::RISCVISD::FMV_H_X,
llvm::RISCVISD::FMV_X_ANYEXTH,
llvm::RISCVISD::FMV_X_SIGNEXTH,
llvm::RISCVISD::FMV_W_X_RV64,
llvm::RISCVISD::FMV_X_ANYEXTW_RV64,
llvm::RISCVISD::FCVT_X,
llvm::RISCVISD::FCVT_XU,
llvm::RISCVISD::FCVT_W_RV64,
llvm::RISCVISD::FCVT_WU_RV64,
llvm::RISCVISD::READ_CYCLE_WIDE,
llvm::RISCVISD::GREV,
llvm::RISCVISD::GREVW,
llvm::RISCVISD::GORC,
llvm::RISCVISD::GORCW,
llvm::RISCVISD::SHFL,
llvm::RISCVISD::SHFLW,
llvm::RISCVISD::UNSHFL,
llvm::RISCVISD::UNSHFLW,
llvm::RISCVISD::BCOMPRESS,
llvm::RISCVISD::BCOMPRESSW,
llvm::RISCVISD::BDECOMPRESS,
llvm::RISCVISD::BDECOMPRESSW,
llvm::RISCVISD::BFP,
llvm::RISCVISD::BFPW,
llvm::RISCVISD::VMV_V_X_VL,
llvm::RISCVISD::VFMV_V_F_VL,
llvm::RISCVISD::VMV_X_S,
llvm::RISCVISD::VMV_S_X_VL,
llvm::RISCVISD::VFMV_S_F_VL,
llvm::RISCVISD::SPLAT_VECTOR_SPLIT_I64_VL,
llvm::RISCVISD::READ_VLENB,
llvm::RISCVISD::TRUNCATE_VECTOR_VL,
llvm::RISCVISD::VSLIDEUP_VL,
llvm::RISCVISD::VSLIDEDOWN_VL,
llvm::RISCVISD::VSLIDE1UP_VL,
llvm::RISCVISD::VSLIDE1DOWN_VL,
llvm::RISCVISD::VID_VL,
llvm::RISCVISD::VFNCVT_ROD_VL,
llvm::RISCVISD::VECREDUCE_ADD_VL,
llvm::RISCVISD::VECREDUCE_UMAX_VL,
llvm::RISCVISD::VECREDUCE_SMAX_VL,
llvm::RISCVISD::VECREDUCE_UMIN_VL,
llvm::RISCVISD::VECREDUCE_SMIN_VL,
llvm::RISCVISD::VECREDUCE_AND_VL,
llvm::RISCVISD::VECREDUCE_OR_VL,
llvm::RISCVISD::VECREDUCE_XOR_VL,
llvm::RISCVISD::VECREDUCE_FADD_VL,
llvm::RISCVISD::VECREDUCE_SEQ_FADD_VL,
llvm::RISCVISD::VECREDUCE_FMIN_VL,
llvm::RISCVISD::VECREDUCE_FMAX_VL,
llvm::RISCVISD::ADD_VL,
llvm::RISCVISD::AND_VL,
llvm::RISCVISD::MUL_VL,
llvm::RISCVISD::OR_VL,
llvm::RISCVISD::SDIV_VL,
llvm::RISCVISD::SHL_VL,
llvm::RISCVISD::SREM_VL,
llvm::RISCVISD::SRA_VL,
llvm::RISCVISD::SRL_VL,
llvm::RISCVISD::SUB_VL,
llvm::RISCVISD::UDIV_VL,
llvm::RISCVISD::UREM_VL,
llvm::RISCVISD::XOR_VL,
llvm::RISCVISD::SADDSAT_VL,
llvm::RISCVISD::UADDSAT_VL,
llvm::RISCVISD::SSUBSAT_VL,
llvm::RISCVISD::USUBSAT_VL,
llvm::RISCVISD::FADD_VL,
llvm::RISCVISD::FSUB_VL,
llvm::RISCVISD::FMUL_VL,
llvm::RISCVISD::FDIV_VL,
llvm::RISCVISD::FNEG_VL,
llvm::RISCVISD::FABS_VL,
llvm::RISCVISD::FSQRT_VL,
llvm::RISCVISD::FMA_VL,
llvm::RISCVISD::FCOPYSIGN_VL,
llvm::RISCVISD::SMIN_VL,
llvm::RISCVISD::SMAX_VL,
llvm::RISCVISD::UMIN_VL,
llvm::RISCVISD::UMAX_VL,
llvm::RISCVISD::FMINNUM_VL,
llvm::RISCVISD::FMAXNUM_VL,
llvm::RISCVISD::MULHS_VL,
llvm::RISCVISD::MULHU_VL,
llvm::RISCVISD::FP_TO_SINT_VL,
llvm::RISCVISD::FP_TO_UINT_VL,
llvm::RISCVISD::SINT_TO_FP_VL,
llvm::RISCVISD::UINT_TO_FP_VL,
llvm::RISCVISD::FP_ROUND_VL,
llvm::RISCVISD::FP_EXTEND_VL,
llvm::RISCVISD::VWMUL_VL,
llvm::RISCVISD::VWMULU_VL,
llvm::RISCVISD::VWMULSU_VL,
llvm::RISCVISD::VWADD_VL,
llvm::RISCVISD::VWADDU_VL,
llvm::RISCVISD::VWSUB_VL,
llvm::RISCVISD::VWSUBU_VL,
llvm::RISCVISD::VWADD_W_VL,
llvm::RISCVISD::VWADDU_W_VL,
llvm::RISCVISD::VWSUB_W_VL,
llvm::RISCVISD::VWSUBU_W_VL,
llvm::RISCVISD::SETCC_VL,
llvm::RISCVISD::VSELECT_VL,
llvm::RISCVISD::VP_MERGE_VL,
llvm::RISCVISD::VMAND_VL,
llvm::RISCVISD::VMOR_VL,
llvm::RISCVISD::VMXOR_VL,
llvm::RISCVISD::VMCLR_VL,
llvm::RISCVISD::VMSET_VL,
llvm::RISCVISD::VRGATHER_VX_VL,
llvm::RISCVISD::VRGATHER_VV_VL,
llvm::RISCVISD::VRGATHEREI16_VV_VL,
llvm::RISCVISD::VSEXT_VL,
llvm::RISCVISD::VZEXT_VL,
llvm::RISCVISD::VCPOP_VL,
llvm::RISCVISD::READ_CSR,
llvm::RISCVISD::WRITE_CSR,
llvm::RISCVISD::SWAP_CSR,
llvm::RISCVISD::STRICT_FCVT_W_RV64 = ISD::FIRST_TARGET_STRICTFP_OPCODE,
llvm::RISCVISD::STRICT_FCVT_WU_RV64
} |
