RISCVLateBranchOpt.cpp File Reference

#include "RISCV.h"
#include "RISCVInstrInfo.h"
#include "RISCVSubtarget.h"
#include "llvm/CodeGen/MachineFunctionAnalysisManager.h"
#include "llvm/CodeGen/MachinePassManager.h"
#include "llvm/IR/Analysis.h"

Go to the source code of this file.

Macros
#define	RISCV_LATE_BRANCH_OPT_NAME   "RISC-V Late Branch Optimisation Pass"

Functions
	INITIALIZE_PASS (RISCVLateBranchOptLegacy, "riscv-late-branch-opt", RISCV_LATE_BRANCH_OPT_NAME, false, false) static bool runLateBranchOptOnMBB(MachineBasicBlock &MBB
	if (RII->analyzeBranch(MBB, TBB, FBB, Cond, false)) return false
	if (!TBB||Cond.size() !=3) return false
	assert (CC !=RISCVCC::COND_INVALID)
	if (!RISCVInstrInfo::isFromLoadImm(MRI, Cond[1], C0)||!RISCVInstrInfo::isFromLoadImm(MRI, Cond[2], C1)) return false
RII	removeBranch (MBB)
	if (Folded)
	while (!MBB.succ_empty()) MBB.removeSuccessor(MBB.succ_end() - 1)
	if (!Folded)
else MBB	addSuccessor (Folded)
static bool	runLateBranchOptOnMF (MachineFunction &Fn)

Variables
const RISCVInstrInfo *	RII
SmallVector< MachineOperand, 4 >	Cond
RISCVCC::CondCode	CC = RISCVInstrInfo::getCondFromBranchOpc(Cond[0].getImm())
MachineRegisterInfo &	MRI = MBB.getParent()->getRegInfo()
int64_t	C0
int64_t	C1
MachineBasicBlock *	Folded
return	true

Macro Definition Documentation

RISCV_LATE_BRANCH_OPT_NAME

#define RISCV_LATE_BRANCH_OPT_NAME   "RISC-V Late Branch Optimisation Pass"

Definition at line 24 of file RISCVLateBranchOpt.cpp.

Referenced by INITIALIZE_PASS().

Function Documentation

addSuccessor()

else MBB addSuccessor

(

Folded

)

References Folded, and MBB.

assert()

assert

(

CC !

= RISCVCC::COND_INVALID

)

References assert(), CC, and llvm::RISCVCC::COND_INVALID.

if() [1/4]

if

(

!

RISCVInstrInfo::isFromLoadImmMRI, Cond[1], C0)||!RISCVInstrInfo::isFromLoadImm(MRI, Cond[2], C1

)

References C0, C1, Cond, llvm::RISCVInstrInfo::isFromLoadImm(), and MRI.

if() [2/4]

if

(

!TBB||Cond.size() !

= 3

)

References Cond, if(), and TBB.

if() [3/4]

if

(

Folded

)

Definition at line 76 of file RISCVLateBranchOpt.cpp.

References DL, Folded, MBB, and RII.

if() [4/4]

if

(

RII->

analyzeBranchMBB, TBB, FBB, Cond, false

)

References Cond, MBB, RII, and TBB.

INITIALIZE_PASS()

INITIALIZE_PASS	(	RISCVLateBranchOptLegacy	,
		"riscv-late-branch-opt"	,
		RISCV_LATE_BRANCH_OPT_NAME	,
		false	,
		false	) &

References MBB, and RISCV_LATE_BRANCH_OPT_NAME.

removeBranch()

RII removeBranch

(

MBB

)

References MBB, and RII.

runLateBranchOptOnMF()

bool runLateBranchOptOnMF ( MachineFunction & Fn )

static

Definition at line 96 of file RISCVLateBranchOpt.cpp.

References Changed, llvm::MachineFunction::getSubtarget(), MBB, and RII.

Referenced by llvm::RISCVLateBranchOptPass::run().

while()

while

(

!MBB.

succ_empty()

)

References MBB.

Referenced by INITIALIZE_PASS().

Variable Documentation

C0

int64_t C0

Definition at line 64 of file RISCVLateBranchOpt.cpp.

Referenced by AddCombineBUILD_VECTORToVPADDL(), combineConcatVectorOfShuffles(), combineSetCC(), combineVPMADD52LH(), llvm::ConstantFoldCompareInstOperands(), llvm::RISCVInstrInfo::evaluateCondBranch(), llvm::InstCombinerImpl::foldBinopWithPhiOperands(), llvm::InstCombinerImpl::foldBinopWithRecurrence(), foldClampRangeOfTwo(), llvm::InstCombinerImpl::foldICmpEquality(), foldICmpWithTruncSignExtendedVal(), llvm::InstCombinerImpl::foldSelectShuffle(), foldShiftOfShiftedBinOp(), llvm::InstCombinerImpl::foldVariableSignZeroExtensionOfVariableHighBitExtract(), getKnownUndefForVectorBinop(), if(), llvm::GCNTTIImpl::instCombineIntrinsic(), llvm::Constant::isElementWiseEqual(), llvm::ARMTargetLowering::isMulAddWithConstProfitable(), isOrderedSubset(), llvm::AMDGPULegalizerInfo::legalizeFDIVFastIntrin(), LowerUINT_TO_FP_i64(), moveAddAfterMinMax(), MulWillOverflow(), llvm::RISCVInstrInfo::optimizeCondBranch(), llvm::HexagonTargetLowering::PerformDAGCombine(), llvm::RISCVTargetLowering::PerformDAGCombine(), reassociateMinMaxWithConstants(), llvm::InstCombinerImpl::SimplifyAddWithRemainder(), simplifyAndOfICmpsWithAdd(), simplifyAndOrOfFCmpsWithConstants(), simplifyAndOrOfICmpsWithConstants(), simplifyBinaryIntrinsic(), simplifyOrOfICmpsWithAdd(), simplifyRem(), simplifySVEIntReduction(), simplifyX86extrq(), simplifyX86insertq(), SolveQuadraticAddRecRange(), transformAddImmMulImm(), transformAddShlImm(), llvm::InstCombinerImpl::visitCallInst(), and llvm::InstCombinerImpl::visitOr().

C1

int64_t C1

Definition at line 64 of file RISCVLateBranchOpt.cpp.

Referenced by AddCombineBUILD_VECTORToVPADDL(), adjustForFNeg(), adjustForLTGFR(), llvm::AliasSet::aliasesUnknownInst(), llvm::AMDGPUCombinerHelper::applyExpandPromotedF16FMed3(), llvm::CombinerHelper::applySDivByPow2(), llvm::CombinerHelper::applyUDivByPow2(), areInverseVectorBitmasks(), llvm::APIntOps::avgCeilS(), llvm::APIntOps::avgCeilU(), llvm::APIntOps::avgFloorS(), llvm::APIntOps::avgFloorU(), llvm::APIntOps::avgSubFloorS(), llvm::APIntOps::avgSubFloorU(), llvm::BinaryConstantExpr::BinaryConstantExpr(), llvm::SelectionDAG::cannotBeOrderedNegativeFP(), canonicalizeGEPOfConstGEPI8(), checkForNegativeOperand(), CombineANDShift(), combineConcatVectorOfShuffles(), combineScalarAndWithMaskSetcc(), combineSetCC(), combineShiftOfShiftedLogic(), combineVPMADD52LH(), combineX86AddSub(), llvm::InstCombinerImpl::commonIDivTransforms(), llvm::InstCombinerImpl::commonShiftTransforms(), llvm::ConstantFoldBinaryInstruction(), llvm::ConstantFoldBinOp(), llvm::ConstantFoldCompareInstOperands(), llvm::ConstantFoldCompareInstruction(), llvm::ConstantFoldFPBinOp(), llvm::ConstantExpr::DECLARE_TRANSPARENT_OPERAND_ACCESSORS(), detectUSatPattern(), llvm::RISCVInstrInfo::evaluateCondBranch(), llvm::ExtractElementConstantExpr::ExtractElementConstantExpr(), llvm::InstCombinerImpl::foldAddLikeCommutative(), foldAddSubBoolOfMaskedVal(), llvm::InstCombinerImpl::foldBinopWithPhiOperands(), llvm::InstCombinerImpl::foldBinopWithRecurrence(), foldClampRangeOfTwo(), llvm::InstCombinerImpl::foldCmpLoadFromIndexedGlobal(), llvm::InstCombinerImpl::foldCmpSelectOfConstants(), llvm::SelectionDAG::FoldConstantArithmetic(), llvm::SelectionDAG::FoldConstantArithmetic(), llvm::SelectionDAG::foldConstantFPMath(), llvm::InstCombinerImpl::foldFMulReassoc(), llvm::InstCombinerImpl::foldICmpAndConstConst(), llvm::InstCombinerImpl::foldICmpAndShift(), llvm::InstCombinerImpl::foldICmpBinOpWithConstantViaTruthTable(), llvm::InstCombinerImpl::foldICmpEquality(), llvm::InstCombinerImpl::foldICmpUsingKnownBits(), foldICmpUSubSatOrUAddSatWithConstant(), foldICmpWithTruncSignExtendedVal(), foldLogOpOfMaskedICmps_NotAllZeros_BMask_Mixed(), foldNoWrapAdd(), foldOrUnsignedUMulOverflowICmp(), llvm::InstCombinerImpl::foldSelectICmp(), foldSelectICmpAndZeroShl(), foldSelectOfConstantsUsingSra(), llvm::InstCombinerImpl::foldSelectShuffle(), llvm::SelectionDAG::FoldSetCC(), foldSetCCWithFunnelShift(), foldSetCCWithRotate(), llvm::InstCombinerImpl::FoldShiftByConstant(), foldShiftedShift(), foldShiftOfShiftedBinOp(), llvm::ConstantFolder::FoldShuffleVector(), llvm::TargetFolder::FoldShuffleVector(), FoldValue(), FoldValueWithUndef(), llvm::InstCombinerImpl::foldVariableSignZeroExtensionOfVariableHighBitExtract(), llvm::InstCombinerImpl::foldVectorSelect(), llvm::ConstantExpr::get(), llvm::ConstantExpr::getAdd(), llvm::ScalarEvolution::getAddExpr(), getKnownUndefForVectorBinop(), llvm::ScalarEvolution::getMinMaxExpr(), llvm::ScalarEvolution::getMulExpr(), llvm::SelectionDAG::getNode(), llvm::ConstantExpr::getNSWAdd(), llvm::ConstantExpr::getNSWSub(), llvm::ConstantExpr::getNUWAdd(), llvm::ConstantExpr::getNUWSub(), slpvectorizer::BoUpSLP::LookAheadHeuristics::getShallowScore(), llvm::ConstantExpr::getSub(), llvm::ConstantExpr::getXor(), hoistBOAssociation(), hoistSubAddAssociation(), if(), llvm::InsertElementConstantExpr::InsertElementConstantExpr(), llvm::GCNTTIImpl::instCombineIntrinsic(), llvm::X86TTIImpl::instCombineIntrinsic(), llvm::RISCVTargetLowering::isDesirableToCommuteWithShift(), llvm::Constant::isElementWiseEqual(), llvm::SelectionDAG::isKnownToBeAPowerOfTwoFP(), llvm::AArch64TTIImpl::isLSRCostLess(), llvm::AVRTTIImpl::isLSRCostLess(), llvm::BasicTTIImplBase< BasicTTIImpl >::isLSRCostLess(), llvm::MipsTTIImpl::isLSRCostLess(), llvm::PPCTTIImpl::isLSRCostLess(), llvm::RISCVTTIImpl::isLSRCostLess(), llvm::SystemZTTIImpl::isLSRCostLess(), llvm::TargetTransformInfo::isLSRCostLess(), llvm::TargetTransformInfoImplBase::isLSRCostLess(), llvm::X86TTIImpl::isLSRCostLess(), llvm::AArch64TargetLowering::isMulAddWithConstProfitable(), llvm::RISCVTargetLowering::isMulAddWithConstProfitable(), isMultiple(), isNonEqualPHIs(), isOrderedSubset(), isSaturatingMinMax(), llvm::AMDGPULegalizerInfo::legalizeFDIVFastIntrin(), llvm::AMDGPULegalizerInfo::legalizeFEXPF64(), llvm::AMDGPULegalizerInfo::legalizeFroundeven(), llvm::AMDGPULegalizerInfo::legalizeUnsignedDIV_REM64Impl(), llvm::AMDGPUTargetLowering::lowerFEXPF64(), llvm::AMDGPUTargetLowering::LowerFROUNDEVEN(), llvm::AMDGPUTargetLowering::LowerUDIVREM64(), LowerUINT_TO_FP_i64(), LowerVSETCC(), matchClamp(), llvm::CombinerHelper::matchFoldAMinusC1MinusC2(), llvm::CombinerHelper::matchFoldAMinusC1PlusC2(), llvm::CombinerHelper::matchFoldAPlusC1MinusC2(), llvm::CombinerHelper::matchFoldC1Minus2MinusC2(), llvm::CombinerHelper::matchFoldC2MinusAPlusC1(), matchMinMax(), llvm::CombinerHelper::matchOverlappingAnd(), llvm::CombinerHelper::matchReassocFoldConstantsInSubTree(), llvm::CombinerHelper::matchShiftOfShiftedLogic(), moveAddAfterMinMax(), llvm::APIntOps::mulhs(), llvm::APIntOps::mulhu(), llvm::APIntOps::mulsExtended(), multiplyOverflows(), llvm::APIntOps::muluExtended(), MulWillOverflow(), llvm::RISCVInstrInfo::optimizeCondBranch(), llvm::HexagonTargetLowering::PerformDAGCombine(), llvm::RISCVTargetLowering::PerformDAGCombine(), performMemPairCombine(), performSETCCCombine(), performSHLCombine(), PerformUMinFpToSatCombine(), reassociateMinMaxWithConstants(), llvm::RISCVDAGToDAGISel::Select(), llvm::RISCVDAGToDAGISel::SelectAddrRegRegScale(), llvm::HexagonDAGToDAGISel::SelectSHL(), llvm::RISCVDAGToDAGISel::selectSHXADDOp(), llvm::AArch64TargetLowering::shouldFoldConstantShiftPairToMask(), shouldHoistCommonInstructions(), llvm::ShuffleVectorConstantExpr::ShuffleVectorConstantExpr(), llvm::InstCombinerImpl::SimplifyAddWithRemainder(), simplifyAndInst(), simplifyAndOfICmpsWithAdd(), simplifyAndOrOfFCmpsWithConstants(), simplifyAndOrOfICmpsWithConstants(), simplifyAssocCastAssoc(), llvm::InstCombinerImpl::SimplifyAssociativeOrCommutative(), simplifyBinaryIntrinsic(), llvm::TargetLowering::SimplifyDemandedBits(), llvm::X86TargetLowering::SimplifyDemandedVectorEltsForTargetNode(), simplifyICmpWithBinOp(), simplifyICmpWithBinOpOnLHS(), llvm::simplifyIntrinsic(), simplifyLogicOfAddSub(), llvm::simplifyLoopAfterUnroll(), simplifyOrInst(), simplifyOrOfICmpsWithAdd(), llvm::TargetLowering::SimplifySetCC(), simplifySetCCWithCTPOP(), simplifySVEIntReduction(), simplifyX86insertq(), SolveQuadraticAddRecRange(), llvm::AMDGPURegisterBankInfo::splitBufferOffsets(), llvm::stripNullTest(), transformAddImmMulImm(), transformAddShlImm(), trySimplifyICmpWithAdds(), upgradeARMIntrinsicCall(), valuesOverlap(), llvm::InstCombinerImpl::visitAdd(), llvm::InstCombinerImpl::visitAnd(), llvm::InstCombinerImpl::visitCallInst(), llvm::InstCombinerImpl::visitICmpInst(), llvm::InstCombinerImpl::visitLShr(), llvm::InstCombinerImpl::visitMul(), llvm::InstCombinerImpl::visitOr(), llvm::InstCombinerImpl::visitShl(), llvm::InstCombinerImpl::visitSub(), llvm::InstCombinerImpl::visitTrunc(), llvm::InstCombinerImpl::visitUDiv(), llvm::InstCombinerImpl::visitXor(), and llvm::ConstantExpr::~ConstantExpr().

CC

RISCVCC::CondCode CC = RISCVInstrInfo::getCondFromBranchOpc(Cond[0].getImm())

Definition at line 57 of file RISCVLateBranchOpt.cpp.

Referenced by addArgumentAttrs(), llvm::SwitchCG::SwitchLowering::addSuccessorWithProb(), addVariantDeclaration(), llvm::AMDGPUMachineFunctionInfo::AMDGPUMachineFunctionInfo(), llvm::AMDGPUTargetLowering::analyzeFormalArgumentsCompute(), llvm::DWARFTypePrinter< DieType >::appendSubroutineNameAfter(), llvm::DwarfUnit::applySubprogramAttributes(), ARCCondCodeToString(), areCallingConvEligibleForTCO_64SVR4(), llvm::X86TTIImpl::areTypesABICompatible(), llvm::ARMCondCodeFromString(), llvm::ARMCondCodeToString(), llvm::ARMVectorCondCodeFromString(), llvm::ARMVPTPredToString(), assert(), callConvSupportsVarArgs(), llvm::PPCTargetLowering::CallFlags::CallFlags(), canConvertSETCCToXori(), canGuaranteeTCO(), canGuaranteeTCO(), canGuaranteeTCO(), canGuaranteeTCO(), canGuaranteeTCO(), llvm::AMDGPU::canGuaranteeTCO(), CanInvertMVEVCMP(), canonicalizeMaskForVLPredicate(), canonicalizeVSelectTrueToOneUse(), llvm::capturesAddress(), llvm::capturesAddressIsNullOnly(), llvm::capturesAll(), llvm::capturesAnyProvenance(), llvm::capturesAnything(), llvm::capturesFullProvenance(), llvm::capturesNothing(), llvm::capturesReadProvenanceOnly(), carryFlagToValue(), llvm::SwitchCG::SwitchLowering::caseClusterRank(), CastIntSETCCtoFP(), llvm::AArch64TargetLowering::CCAssignFnForCall(), llvm::AMDGPUCallLowering::CCAssignFnForCall(), llvm::AMDGPUTargetLowering::CCAssignFnForCall(), llvm::ARMTargetLowering::CCAssignFnForCall(), llvm::R600TargetLowering::CCAssignFnForCall(), llvm::PPCTargetLowering::ccAssignFnForCall(), llvm::AArch64TargetLowering::CCAssignFnForReturn(), llvm::AMDGPUCallLowering::CCAssignFnForReturn(), llvm::AMDGPUTargetLowering::CCAssignFnForReturn(), llvm::ARMTargetLowering::CCAssignFnForReturn(), CCMaskForCondCode(), llvm::CCState::CCState(), changeFPCCToAArch64CC(), changeFPCCToANDAArch64CC(), changeFPCCToANDAArch64CC(), changeFPCCToORAArch64CC(), changeIntCCToAArch64CC(), changeVectorFPCCToAArch64CC(), checkBoolTestSetCCCombine(), checkSignTestSetCCCombine(), checkVSELConstraints(), classifyMaskReduction(), classifySecond(), llvm::X86::classifySecondCondCodeInMacroFusion(), classifySecondInstInMacroFusion(), combine_CC(), combine_CC(), combineAddOrSubToADCOrSBB(), combineAVX512SetCCToKMOV(), combineBrCond(), combineCCMask(), combineCMov(), combineExtSetcc(), llvm::AMDGPUTargetLowering::combineFMinMaxLegacy(), llvm::AMDGPUTargetLowering::combineFMinMaxLegacyImpl(), combineM68kBrCond(), combineM68kSetCC(), combineMinNumMaxNumImpl(), combinePTESTCC(), combineSelect(), llvm::VETargetLowering::combineSelect(), combineSELECT_CCBitFloor(), llvm::VETargetLowering::combineSelectCC(), combineSelectCCToPseudoMinMax(), combineSelectOfTwoConstants(), combineSelectToBinOp(), combineSelectToPseudoMinMax(), combineSetCC(), combineSetCCAtomicArith(), combineSetCCCCR(), combineSetCCEFLAGS(), combineSetCCMOVMSK(), combineShiftRightLogical(), combineStore(), combineSubABS(), combineSubSetcc(), combineVECREDUCE_LOGIC(), combineVectorSizedSetCCEquality(), combineVectorSizedSetCCEquality(), combineVectorSizedSetCCEquality(), combineVMNOTOfSetCC(), combineVSelectWithAllOnesOrZeros(), combineX86SetCC(), combineX86SubCmpForFlags(), combineZextSetccWithZero(), llvm::ARMBaseInstrInfo::commuteInstructionImpl(), llvm::X86InstrInfo::commuteInstructionImpl(), commuteSelect(), computeBytesPoppedByCalleeForSRet(), computeCalleeSaveRegisterGroups(), llvm::abi::AMDGPUTargetInfo::computeInfo(), llvm::SwitchCG::SwitchLowering::computeSplitWorkItemInfo(), llvm::SDPatternMatch::CondCode_match::CondCode_match(), llvm::SDPatternMatch::CondCode_match::CondCode_match(), condCodeToFCC(), llvm::DwarfUnit::constructTypeDIE(), llvm::dwarf::ConventionString(), convertFixedMaskToScalableVector(), ConvertSETCCToXori(), convertTwoLoadsAndCmpToVCMPEQUB(), llvm::M68kTargetLowering::create(), createCMovFP(), createFPCmp(), llvm::LegalizerHelper::createLibcall(), llvm::LegalizerHelper::createLibcall(), llvm::ARMBaseInstrInfo::createMIROperandComment(), llvm::objcopy::createNewArchiveMembers(), createPHIsForCMOVsInSinkBB(), llvm::DIBuilder::createSubroutineType(), llvm::CSKYTargetLowering::CSKYTargetLowering(), decideComp(), DecodePredicateOperand(), EmitAVX512Test(), EmitCMP(), emitComparison(), emitConditionalComparison(), emitConjunctionForCCMPRec(), emitConjunctionRec(), emitFloatCompareMask(), llvm::AVRTargetLowering::EmitInstrWithCustomInserter(), llvm::BPFTargetLowering::EmitInstrWithCustomInserter(), EmitPALMetadataCommon(), emitSelectPseudo(), emitSelectPseudo(), llvm::HexagonSelectionDAGInfo::EmitTargetCodeForMemcpy(), llvm::XCoreSelectionDAGInfo::EmitTargetCodeForMemcpy(), emitVectorComparison(), llvm::RISCVInstrInfo::evaluateCondBranch(), llvm::examineCFlagsUse(), llvm::TargetLowering::expandABD(), llvm::TargetLowering::expandFixedPointMul(), llvm::TargetLowering::expandIntMINMAX(), llvm::SparcTargetLowering::expandSelectCC(), llvm::TargetLowering::expandUADDSUBO(), ExtendUsesToFormExtLoad(), foldADCToCINC(), foldAndOrOfSETCC(), foldCSELOfCSEL(), foldCSELofCTTZ(), foldExtendedSignBitTest(), foldLogOpOfMaskedICmps(), foldOverflowCheck(), llvm::ConstantFolder::FoldSelect(), llvm::TargetFolder::FoldSelect(), foldSelectCCOfSelect(), foldSelectOfConstantsUsingSra(), foldSelectOfSelectCmp(), foldVMskZeroTest(), foldVSelectToSignBitSplatMask(), FPCCToARMCC(), FPCondCCodeToFCC(), llvm::fpCondCode2Fcc(), llvm::MDNode::fromCaptureComponents(), llvm::MCResourceInfo::gatherResourceInfo(), llvm::GCNUserSGPRUsageInfo::GCNUserSGPRUsageInfo(), generateComparison(), getAArch64Cmp(), getAArch64XALUOOp(), llvm::Constant::getAggregateElement(), getArgBaseReg(), getAssignFnsForCC(), getAssignFnsForCC(), getBitTestCondition(), llvm::LoongArchDAGToDAGISel::getBranchOpcForIntCC(), llvm::AVRInstrInfo::getBrCond(), llvm::RISCVCC::getBrCond(), llvm::MipsABIInfo::GetCalleeAllocdArgSizeInBytes(), llvm::LoongArchRegisterInfo::getCalleeSavedRegs(), llvm::SIRegisterInfo::getCalleeSavedRegs(), llvm::X86RegisterInfo::getCalleeSavedRegs(), getCallOpcode(), llvm::AArch64RegisterInfo::getCallPreservedMask(), llvm::ARCRegisterInfo::getCallPreservedMask(), llvm::ARMBaseRegisterInfo::getCallPreservedMask(), llvm::AVRRegisterInfo::getCallPreservedMask(), llvm::BPFRegisterInfo::getCallPreservedMask(), llvm::LoongArchRegisterInfo::getCallPreservedMask(), llvm::PPCRegisterInfo::getCallPreservedMask(), llvm::RISCVRegisterInfo::getCallPreservedMask(), llvm::SIRegisterInfo::getCallPreservedMask(), llvm::SparcRegisterInfo::getCallPreservedMask(), llvm::SystemZCallingConventionRegisters::getCallPreservedMask(), llvm::SystemZELFRegisters::getCallPreservedMask(), llvm::SystemZRegisterInfo::getCallPreservedMask(), llvm::SystemZXPLINK64Registers::getCallPreservedMask(), llvm::VERegisterInfo::getCallPreservedMask(), llvm::X86RegisterInfo::getCallPreservedMask(), llvm::SimpleCaptureAnalysis::getCapturesBefore(), llvm::M68kTargetLowering::getCCAssignFn(), getCCForBRcc(), llvm::X86::getCCMPCondFlagsFromCondCode(), getCmpOrCmnOperandFoldingProfit(), getCmpToAddCondition(), GetCondBranchFromCond(), llvm::M68k::GetCondBranchFromCond(), getCondCode(), llvm::TargetLoweringBase::getCondCodeAction(), getCopyFromParts(), getCRIdxForSetCC(), getCSETCondCode(), llvm::AArch64RegisterInfo::getDarwinCallPreservedMask(), llvm::AMDGPUSubtarget::getDefaultFlatWorkGroupSize(), llvm::SIModeRegisterDefaults::getDefaultForCallingConv(), llvm::ARMTargetLowering::getEffectiveCallingConv(), getExtOpcodeForPromotedOp(), llvm::getFCmpCode(), llvm::getFCmpCodeWithoutNaN(), getIntrinsicCmp(), llvm::RISCVCC::getInverseBranchCondition(), getMinMaxOpcodeForCompareFold(), llvm::BasicAAResult::getModRefInfo(), llvm::Mangler::getNameWithPrefix(), llvm::AArch64TargetLowering::getNumRegistersForCallingConv(), llvm::MipsTargetLowering::getNumRegistersForCallingConv(), llvm::RISCVTargetLowering::getNumRegistersForCallingConv(), llvm::SITargetLowering::getNumRegistersForCallingConv(), llvm::SPIRVTargetLowering::getNumRegistersForCallingConv(), llvm::SystemZTargetLowering::getNumRegistersForCallingConv(), llvm::TargetLoweringBase::getNumRegistersForCallingConv(), llvm::X86TargetLowering::getNumRegistersForCallingConv(), getOpcodeWithCC(), getOperandsForBranch(), GetOppositeBranchCondition(), GetOppositeBranchCondition(), GetOppositeBranchCondition(), llvm::M68k::GetOppositeBranchCondition(), llvm::X86::GetOppositeBranchCondition(), getOppositeBranchCondition(), getOppositeCondition(), llvm::ARMCC::getOppositeCondition(), llvm::AVRInstrInfo::getOppositeCondition(), llvm::SIProgramInfo::getPGMRSrc1(), getPGMRSrc1Reg(), getPredicateForSetCC(), llvm::AMDGPUFunctionArgInfo::getPrivateSegmentBufferReg(), getPTest(), llvm::AArch64TargetLowering::getRegisterTypeForCallingConv(), llvm::HexagonTargetLowering::getRegisterTypeForCallingConv(), llvm::MipsTargetLowering::getRegisterTypeForCallingConv(), llvm::RISCVTargetLowering::getRegisterTypeForCallingConv(), llvm::SITargetLowering::getRegisterTypeForCallingConv(), llvm::SPIRVTargetLowering::getRegisterTypeForCallingConv(), llvm::SystemZTargetLowering::getRegisterTypeForCallingConv(), llvm::TargetLoweringBase::getRegisterTypeForCallingConv(), llvm::X86TargetLowering::getRegisterTypeForCallingConv(), llvm::XtensaTargetLowering::getRegisterTypeForCallingConv(), llvm::M68kRegisterInfo::getReservedRegs(), llvm::GetReturnInfo(), llvm::RISCVDAGToDAGISel::getRISCVCCForIntCC(), getRsrc1Reg(), llvm::SparcRegisterInfo::getRTCallPreservedMask(), llvm::TargetLowering::getScratchRegisters(), getScratchSizeKey(), getSETCC(), getStageName(), getSwappedCondition(), llvm::AArch64CC::getSwappedCondition(), llvm::ARMCC::getSwappedCondition(), llvm::getSyncEffects(), llvm::AArch64RegisterInfo::getThisReturnPreservedMask(), llvm::ARMBaseRegisterInfo::getThisReturnPreservedMask(), getTLIFunction(), getUsedNZCV(), getVCmpInst(), getVectorComparison(), getVectorComparisonOrInvert(), llvm::AArch64TargetLowering::getVectorTypeBreakdownForCallingConv(), llvm::HexagonTargetLowering::getVectorTypeBreakdownForCallingConv(), llvm::MipsTargetLowering::getVectorTypeBreakdownForCallingConv(), llvm::SITargetLowering::getVectorTypeBreakdownForCallingConv(), llvm::SystemZTargetLowering::getVectorTypeBreakdownForCallingConv(), llvm::TargetLoweringBase::getVectorTypeBreakdownForCallingConv(), llvm::X86TargetLowering::getVectorTypeBreakdownForCallingConv(), llvm::X86::getVPCMPImmForCond(), llvm::X86::getX86ConditionCode(), getX86SSEConditionCode(), handleMaskRegisterForCallingConv(), hasByteCountSuffix(), hasChangeableCCImpl(), llvm::FunctionImporter::importFunctions(), INITIALIZE_PASS(), INITIALIZE_PASS(), llvm::AVRInstrInfo::insertBranch(), llvm::M68kInstrInfo::insertBranch(), llvm::SparcInstrInfo::insertBranch(), llvm::X86InstrInfo::insertBranch(), llvm::AArch64InstrInfo::insertCmpForCondBr(), llvm::AArch64InstrInfo::insertSelect(), IntCCToARMCC(), llvm::intCCToAVRCC(), IntCondCCodeToICC(), IntCondCCodeToICC(), intCondCCodeToRcond(), llvm::intCondCode2Icc(), invertFPCondCodeUser(), llvm::AMDGPU::isArgPassedInSGPR(), llvm::AMDGPU::isArgPassedInSGPR(), llvm::AArch64RegisterInfo::isArgumentRegister(), llvm::X86RegisterInfo::isArgumentRegister(), llvm::isCallableCC(), llvm::M68k::isCalleePop(), isCallingConvCCompatible(), llvm::AArch64Subtarget::isCallingConvWin64(), llvm::X86Subtarget::isCallingConvWin64(), llvm::AMDGPU::isChainCC(), isCMN(), isCMN(), IsCMPZCSINC(), llvm::AMDGPU::isCompute(), llvm::TargetLoweringBase::isCondCodeLegal(), llvm::TargetLoweringBase::isCondCodeLegalOrCustom(), isConditionalZeroOrAllOnes(), isConditionalZeroOrAllOnes(), llvm::AMDGPU::isEntryFunctionCC(), isEquivalentMaskless(), llvm::AMDGPU::isGraphics(), isGTorGE(), IsIntegerCC(), llvm::isIntVECondCode(), llvm::AMDGPU::isKernel(), isLegalDSPCondCode(), isLowerSaturate(), isLowerSaturatingConditional(), isLTorLE(), llvm::AMDGPU::isModuleEntryFunctionCC(), isSaturatingMinMax(), llvm::AMDGPU::isShader(), isValidMVECond(), isValueTypeInRegForCC(), llvm::RISCVTargetLowering::joinRegisterPartsIntoValue(), llvm::SystemZTargetLowering::joinRegisterPartsIntoValue(), llvm::TargetLowering::joinRegisterPartsIntoValue(), llvm::LPCC::lanaiCondCodeToString(), llvm::AMDGPULegalizerInfo::legalizeFExp(), llvm::AMDGPULegalizerInfo::legalizeFlogCommon(), llvm::TargetLowering::LegalizeSetCCCondCode(), LLVM_ATTRIBUTE_C_DEPRECATED(), LLVM_ATTRIBUTE_C_DEPRECATED(), LLVMSetFunctionCallConv(), LLVMSetInstructionCallConv(), llvm::AMDGPULegalizerInfo::loadInputValue(), LookThroughSetCC(), lower1BitShuffle(), LowerABD(), LowerAndToBT(), LowerAndToBTST(), llvm::X86TargetLowering::LowerAsmOutputForConstraint(), llvm::LanaiTargetLowering::LowerBR_CC(), llvm::MSP430TargetLowering::LowerBR_CC(), LowerBR_CC(), LowerBRCOND(), llvm::XtensaTargetLowering::LowerCall(), llvm::RISCVCallLowering::lowerCall(), llvm::TargetLowering::lowerCmpEqZeroToCtlzSrl(), llvm::SparcTargetLowering::LowerF128Op(), llvm::AMDGPUTargetLowering::lowerFEXP(), llvm::AMDGPUTargetLowering::LowerFLOGCommon(), llvm::AMDGPUCallLowering::lowerFormalArguments(), llvm::RISCVCallLowering::lowerFormalArguments(), LowerINTRINSIC_W_CHAIN(), LowerIntVSETCC_AVX512(), lowerKernelArguments(), llvm::RISCVTargetLowering::LowerOperation(), lowerOverflowArithmetic(), llvm::AArch64CallLowering::lowerReturn(), llvm::AMDGPUCallLowering::lowerReturn(), llvm::RISCVCallLowering::lowerReturn(), llvm::LanaiTargetLowering::LowerSELECT_CC(), llvm::MSP430TargetLowering::LowerSELECT_CC(), LowerSELECT_CC(), lowerSelectToBinOp(), llvm::HexagonTargetLowering::LowerSETCC(), llvm::LanaiTargetLowering::LowerSETCC(), llvm::MSP430TargetLowering::LowerSETCC(), LowerTruncateToBTST(), LowerVectorAllEqual(), LowerVSETCC(), LowerVSETCC(), LowerXALUO(), llvm::M68kCCState::M68kCCState(), llvm::SDPatternMatch::m_c_SetCC(), llvm::SDPatternMatch::m_c_SpecificSetCC(), llvm::SDPatternMatch::m_CondCode(), llvm::SDPatternMatch::m_SelectCC(), llvm::SDPatternMatch::m_SelectCCLike(), llvm::SDPatternMatch::m_SetCC(), llvm::SDPatternMatch::m_SpecificCondCode(), llvm::SDPatternMatch::m_SpecificSelectCC(), llvm::SDPatternMatch::m_SpecificSelectCCLike(), llvm::SDPatternMatch::m_SpecificSetCC(), llvm::TargetLowering::markLibCallAttributes(), llvm::X86TargetLowering::markLibCallAttributes(), llvm::markRegisterParameterAttributes(), llvm::SDPatternMatch::CondCode_match::match(), llvm::SDPatternMatch::MaxMin_match< LHS_P, RHS_P, Pred_t, Commutable >::match(), matchSetCC(), matchSetCC(), MatchVectorAllEqualTest(), llvm::AMDGPU::mayTailCallThisCC(), mayTailCallThisCC(), mayTailCallThisCC(), mayTailCallThisCC(), mayTailCallThisCC(), mayUseCarryFlag(), mayUseP9Setb(), llvm::MipsCCState::MipsCCState(), llvm::Mips::MipsFCCToString(), needCarryOrOverflowFlag(), NegateCC(), onlyZeroFlagUsed(), llvm::CacheCost::operator<<, llvm::operator<<(), llvm::operator<<(), llvm::ARMBaseInstrInfo::optimizeCompareInstr(), llvm::LanaiInstrInfo::optimizeCompareInstr(), llvm::AArch64InstrInfo::optimizeCondBranch(), llvm::RISCVInstrInfo::optimizeCondBranch(), outputCallingConvention(), overflowFlagToValue(), parseCond(), parseCondBranch(), llvm::LLParser::parseMDField(), performANDSETCCCombine(), performBR_CCCombine(), llvm::ARMTargetLowering::PerformBRCONDCombine(), performBRCONDCombine(), llvm::ARMTargetLowering::PerformCMOVCombine(), llvm::ARMTargetLowering::PerformCMOVToBFICombine(), performConcatVectorsCombine(), performCONDCombine(), llvm::PPCTargetLowering::PerformDAGCombine(), llvm::RISCVTargetLowering::PerformDAGCombine(), PerformHWLoopCombine(), performMaskedLoadToVPLoadCombine(), PerformMinMaxFpToSatCombine(), performSELECT_CCCombine(), PerformSELECTCombine(), performSELECTCombine(), llvm::AMDGPUTargetLowering::performSelectCombine(), performSETCCCombine(), performSubsToAndsCombine(), performSubWithBorrowCombine(), performSunpkloCombine(), PerformUMinFpToSatCombine(), performVECTOR_SHUFFLECombine(), performVSELECTCombine(), performVSELECTCombine(), PerformVSetCCToVCTPCombine(), PerformXORCombine(), performXORCombine(), llvm::LanaiInstPrinter::printCCOperand(), llvm::SparcInstPrinter::printCCOperand(), llvm::VEInstPrinter::printCCOperand(), llvm::AArch64InstPrinter::printCondCode(), llvm::AArch64InstPrinter::printInverseCondCode(), llvm::ARMInstPrinter::printMandatoryInvertedPredicateOperand(), llvm::ARMInstPrinter::printMandatoryPredicateOperand(), llvm::ARMInstPrinter::printPredicateOperand(), llvm::LanaiInstPrinter::printPredicateOperand(), llvm::ARMInstPrinter::printVPTPredicateOperand(), reassociateCSELOperandsForCSE(), llvm::RegsForValue::RegsForValue(), llvm::RegsForValue::RegsForValue(), llvm::RegsForValue::RegsForValue(), llvm::X86InstrInfo::replaceBranchWithTailCall(), llvm::Thumb2InstrInfo::ReplaceTailWithBranchTo(), llvm::AArch64InstrInfo::reverseBranchCondition(), llvm::ARMBaseInstrInfo::reverseBranchCondition(), llvm::AVRInstrInfo::reverseBranchCondition(), llvm::MSP430InstrInfo::reverseBranchCondition(), llvm::SparcInstrInfo::reverseBranchCondition(), llvm::VEInstrInfo::reverseBranchCondition(), llvm::X86InstrInfo::reverseBranchCondition(), llvm::LoopCachePrinterPass::run(), safeWithoutCompWithNull(), SearchLoopIntrinsic(), llvm::FastISel::selectPatchpoint(), llvm::FastISel::selectStackmap(), llvm::FunctionLoweringInfo::set(), llvm::FastISel::CallLoweringInfo::setCallee(), llvm::FastISel::CallLoweringInfo::setCallee(), llvm::FastISel::CallLoweringInfo::setCallee(), llvm::TargetLowering::CallLoweringInfo::setCallee(), llvm::CallBase::setCallingConv(), llvm::Function::setCallingConv(), llvm::TargetLoweringBase::setCondCodeAction(), llvm::AMDGPUPALMetadata::setEntryPoint(), llvm::AMDGPUPALMetadata::setHwStage(), llvm::AMDGPUPALMetadata::setHwStage(), llvm::AMDGPUPALMetadata::setHwStage(), llvm::TargetLowering::CallLoweringInfo::setLibCallee(), llvm::TargetLowering::CallLoweringInfo::setLibCallee(), llvm::RTLIB::RuntimeLibcallsInfo::setLibcallImplCallingConv(), llvm::AMDGPUPALMetadata::setNumUsedAgprs(), llvm::AMDGPUPALMetadata::setNumUsedAgprs(), llvm::AMDGPUPALMetadata::setNumUsedSgprs(), llvm::AMDGPUPALMetadata::setNumUsedSgprs(), llvm::AMDGPUPALMetadata::setNumUsedVgprs(), llvm::AMDGPUPALMetadata::setNumUsedVgprs(), llvm::AMDGPUPALMetadata::setRsrc1(), llvm::AMDGPUPALMetadata::setRsrc1(), llvm::AMDGPUPALMetadata::setRsrc2(), llvm::AMDGPUPALMetadata::setRsrc2(), llvm::OpenMPIRBuilderConfig::setRuntimeCC(), llvm::AMDGPUPALMetadata::setScratchSize(), llvm::AMDGPUPALMetadata::setScratchSize(), llvm::AMDGPUPALMetadata::setWave32(), shouldBeAdjustedToZero(), shouldConvertSelectOfConstantsToMath(), shouldDisableArgRegFromCSR(), shouldDisableRetRegFromCSR(), llvm::SelectionDAGBuilder::ShouldEmitAsBranches(), shouldGuaranteeTCO(), shouldGuaranteeTCO(), llvm::AArch64TargetLowering::shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd(), llvm::RISCVTargetLowering::shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd(), llvm::TargetLoweringBase::shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd(), llvm::X86TargetLowering::shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd(), llvm::SIMachineFunctionInfo::SIMachineFunctionInfo(), simplifyAssumingCCVal(), llvm::TargetLowering::SimplifyDemandedBits(), llvm::X86TargetLowering::SimplifyDemandedBitsForTargetNode(), llvm::X86TargetLowering::SimplifyDemandedVectorEltsForTargetNode(), llvm::TargetLowering::SimplifyMultipleUseDemandedBits(), llvm::TargetLowering::SimplifySetCC(), simplifySetCCIntoEq(), simplifySetCCWithCTPOP(), llvm::SIProgramInfo::SIProgramInfo(), llvm::SwitchCG::sortAndRangeify(), llvm::SPARCCondCodeToString(), llvm::PPCTargetLowering::splitValueIntoRegisterParts(), llvm::RISCVTargetLowering::splitValueIntoRegisterParts(), llvm::SystemZTargetLowering::splitValueIntoRegisterParts(), llvm::TargetLowering::splitValueIntoRegisterParts(), splitVSETCC(), STATISTIC(), llvm::MDNode::toCaptureComponents(), translateSetCCForBranch(), translateSetCCForBranch(), truncateAVX512SetCCNoBWI(), tryConvertSVEWideCompare(), tryReduceF64CompareToHiHalf(), trySwapVSelectOperands(), tryToFoldExtOfLoad(), tryToWidenSetCCOperands(), llvm::AMDGPUPALMetadata::updateHwStageMaximum(), upgradeMaskedCompare(), useInversedSetcc(), llvm::VECondCodeToString(), llvm::VECondCodeToVal(), llvm::verifyAMDGPUIntrinsicCall(), llvm::X86SelectionDAGInfo::verifyTargetNode(), llvm::InstCombinerImpl::visitShl(), and llvm::WebAssemblyTargetLowering::WebAssemblyTargetLowering().

Cond

SmallVector<MachineOperand, 4> Cond

Definition at line 50 of file RISCVLateBranchOpt.cpp.

Referenced by addBypassBranch(), addConditions(), llvm::addPredicatedMveVpredNOp(), llvm::addPredicatedMveVpredROp(), llvm::adjustKnownBitsForSelectArm(), llvm::adjustKnownFPClassForSelectArm(), llvm::MipsInstrInfo::adjustStackPtr(), llvm::AArch64InstrInfo::analyzeBranch(), llvm::ARCInstrInfo::analyzeBranch(), llvm::ARMBaseInstrInfo::analyzeBranch(), llvm::AVRInstrInfo::analyzeBranch(), llvm::BPFInstrInfo::analyzeBranch(), llvm::CSKYInstrInfo::analyzeBranch(), llvm::HexagonInstrInfo::analyzeBranch(), llvm::LoongArchInstrInfo::analyzeBranch(), llvm::M68kInstrInfo::analyzeBranch(), llvm::MipsInstrInfo::analyzeBranch(), llvm::MipsInstrInfo::analyzeBranch(), llvm::MSP430InstrInfo::analyzeBranch(), llvm::NVPTXInstrInfo::analyzeBranch(), llvm::PPCInstrInfo::analyzeBranch(), llvm::R600InstrInfo::analyzeBranch(), llvm::RISCVInstrInfo::analyzeBranch(), llvm::SIInstrInfo::analyzeBranch(), llvm::SparcInstrInfo::analyzeBranch(), llvm::SPIRVInstrInfo::analyzeBranch(), llvm::SystemZInstrInfo::analyzeBranch(), llvm::TargetInstrInfo::analyzeBranch(), llvm::TargetInstrInfo::analyzeBranch(), llvm::VEInstrInfo::analyzeBranch(), llvm::WebAssemblyInstrInfo::analyzeBranch(), llvm::X86InstrInfo::analyzeBranch(), llvm::XCoreInstrInfo::analyzeBranch(), llvm::XtensaInstrInfo::analyzeBranch(), llvm::M68kInstrInfo::AnalyzeBranchImpl(), llvm::SIInstrInfo::analyzeBranchImpl(), llvm::AArch64InstrInfo::analyzeBranchPredicate(), llvm::X86InstrInfo::analyzeBranchPredicate(), llvm::AArch64InstrInfo::analyzeLoopForPipelining(), llvm::RISCVInstrInfo::analyzeLoopForPipelining(), llvm::SIInstrInfo::analyzeLoopForPipelining(), llvm::sandboxir::SelectInst::areInvalidOperands(), llvm::VPlanTransforms::attachCheckBlock(), llvm::VPlanTransforms::attachMemoryChecks(), llvm::VPlanTransforms::attachVPCheckBlock(), buildNonAtomicBinOp(), buildPartialInvariantUnswitchConditionalBranch(), buildPartialUnswitchConditionalBranch(), calculateUpperBound(), llvm::AArch64InstrInfo::canInsertSelect(), llvm::PPCInstrInfo::canInsertSelect(), llvm::SIInstrInfo::canInsertSelect(), llvm::TargetInstrInfo::canInsertSelect(), llvm::X86InstrInfo::canInsertSelect(), llvm::TargetInstrInfo::canMakeTailCallConditional(), canProveExitOnFirstIteration(), CanProveNotTakenFirstIteration(), llvm::MachineBasicBlock::canSplitCriticalEdge(), canSplitLoopBound(), carryFlagToValue(), checkBoolTestAndOrSetCCCombine(), checkDecodedInstruction(), collectUnswitchCandidates(), combineBallotPattern(), combineBrCond(), combineCMov(), combineM68kBrCond(), combineMulSelectConstOne(), combineOr(), combineOrOfCZERO(), combineSelect(), llvm::VETargetLowering::combineSelect(), combineSelectAsExtAnd(), combineSelectOfTwoConstants(), combineSelectToPseudoMinMax(), combineShiftLeft(), combineShiftRightLogical(), combineSubABS(), combineVSelectToBLENDV(), combineVSelectWithAllOnesOrZeros(), llvm::InstCombinerImpl::commonCastTransforms(), llvm::InstCombinerImpl::commonIDivTransforms(), commuteSelect(), computeKnownBitsFromCond(), computeKnownFPClassFromCond(), computeKnownFPClassFromContext(), llvm::JumpThreadingPass::computeValueKnownInPredecessorsImpl(), llvm::ConstantFoldSelectInstruction(), llvm::ConstantFoldTerminator(), ConvertSelectToConcatVector(), llvm::VPlanTransforms::convertToConcreteRecipes(), llvm::CondBrInst::Create(), llvm::sandboxir::CondBrInst::create(), llvm::sandboxir::SelectInst::create(), llvm::IRBuilderBase::CreateAssumption(), createCMovFP(), llvm::IRBuilderBase::CreateCondBr(), llvm::IRBuilderBase::CreateCondBr(), createDedicatedExit(), createDiffRuntimeChecks(), llvm::PeelingModuloScheduleExpander::CreateLCSSAExitingBlock(), llvm::OpenMPIRBuilder::createLoopSkeleton(), createNodeForSelectViaUMinSeq(), llvm::OpenMPIRBuilder::createReductionsGPU(), llvm::TargetInstrInfo::PipelinerLoopInfo::createRemainingIterationsGreaterCondition(), createRuntimeChecks(), llvm::VPBuilderBase<>::createSelect(), createShuffleMaskFromVSELECT(), llvm::TargetInstrInfo::PipelinerLoopInfo::createTripCountGreaterCondition(), DecodeLDR(), decomposeBitTest(), llvm::decomposeBitTest(), dependsOnLocalPhi(), distributeOpThroughSelect(), llvm::Instruction::dropOneDbgRecord(), eliminateDeadSwitchCases(), llvm::SelectionDAGBuilder::EmitBranchForMergedCondition(), llvm::OpenMPIRBuilder::emitIfClause(), llvm::XtensaTargetLowering::EmitInstrWithCustomInserter(), emitMisexpectDiagnostic(), emitSelect(), eraseTerminatorAndDCECond(), llvm::VPReductionRecipe::execute(), llvm::VPWidenRecipe::execute(), expandAnyOrAllIntrinsic(), llvm::TargetLowering::expandCLMUL(), llvm::TargetLowering::expandIntMINMAX(), expandLoopTrap(), llvm::TargetLowering::expandShiftParts(), llvm::TargetLowering::expandShlSat(), llvm::TargetLowering::expandVectorFindLastActive(), findAffectedValues(), findBestNonTrivialUnswitchCandidate(), llvm::LoopVectorizationLegality::findCountableComparisonInCombinedCondition(), FindLoopCounter(), llvm::SelectionDAGBuilder::FindMergedConditions(), llvm::findValuesAffectedByCondition(), FixTail(), llvm::PeelingModuloScheduleExpander::fixupBranches(), llvm::CondOpInit::Fold(), foldADCToCINC(), foldBitCastSelect(), foldBoolSelectToLogic(), llvm::foldBranchToCommonDest(), foldCondBranchOnValueKnownInPredecessorImpl(), foldCSELOfCSEL(), llvm::AMDGPUTargetLowering::foldFreeOpFromSelect(), foldFrexpOfSelect(), llvm::InstCombinerImpl::foldGEPICmp(), llvm::InstCombinerImpl::foldICmpBinOpEqualityWithConstant(), llvm::InstCombinerImpl::foldICmpBinOpWithConstantViaTruthTable(), llvm::InstCombinerImpl::foldICmpSelectConstant(), foldLoadOfSelectOfConstPtrs(), foldMaskedShiftToUSHL(), foldMulSelectToNegate(), foldRoundUpToPow2Alignment(), foldSelectGEP(), foldSelectICmpAndAnd(), foldSelectOfConstantsUsingSra(), foldSelectOfCTTZOrCTLZ(), foldSelectOfSelectCmp(), llvm::InstCombinerImpl::foldSelectOpOp(), foldSelectSplitCTLZCTTZ(), foldSelectWithIdentityConstant(), llvm::SelectionDAG::FoldSetCC(), foldSetCCWithFunnelShift(), foldSetCCWithRotate(), foldSetClearBits(), llvm::InstCombinerImpl::FoldShiftByConstant(), llvm::InstCombinerImpl::foldVectorSelect(), foldXorTruncShiftIntoCmp(), llvm::AMDGPU::genAMDGPUReportBlock(), generateReproducer(), llvm::CondOpInit::getAsString(), getBBFallenThrough(), getBitTestCondition(), getBranchCondString(), getBranchOpcode(), getCmp(), getCondCode(), llvm::SelectionDAG::getCondCode(), getCondition(), llvm::RISCVTargetLowering::getCustomCtpopCost(), llvm::TargetLoweringBase::getCustomCtpopCost(), llvm::MachineBasicBlock::getFallThrough(), getFauxShuffleMask(), getFPBranchKind(), llvm::InstCombiner::getFreelyInvertedImpl(), getHashValueImpl(), getIntrinsicCmp(), llvm::HexagonInstrInfo::getInvertedPredSense(), llvm::rdf::DataFlowGraph::getNextRelated(), getOnlyLiveSuccessor(), getOperandsForSelectLikePHI(), llvm::HexagonInstrInfo::getPredReg(), getPTest(), llvm::SelectionDAG::getSelect(), llvm::SelectionDAG::getSelectCC(), getSETCC(), getSETCC(), llvm::SelectionDAG::getSetCC(), slpvectorizer::BoUpSLP::LookAheadHeuristics::getShallowScore(), llvm::MipsTargetLowering::getTypeForExtReturn(), llvm::ISD::getUnorderedFlavor(), getValueOnFirstIteration(), getX86XALUOOp(), guaranteesRegEqualsImmInBlock(), llvm::coro::BaseCloner::handleFinalSuspend(), llvm::VPlanTransforms::handleFindLastReductions(), handleOtherCmpSelSimplifications(), handleUncountableExitsWithSideEffects(), hasOnlySelectUsers(), hasProcessableCondition(), hoistConditionalLoadsStores(), hostParallelCallback(), if(), if(), if(), if(), INITIALIZE_PASS(), llvm::AArch64InstrInfo::insertBranch(), llvm::ARCInstrInfo::insertBranch(), llvm::ARMBaseInstrInfo::insertBranch(), llvm::AVRInstrInfo::insertBranch(), llvm::BPFInstrInfo::insertBranch(), llvm::CSKYInstrInfo::insertBranch(), llvm::HexagonInstrInfo::insertBranch(), llvm::LoongArchInstrInfo::insertBranch(), llvm::M68kInstrInfo::insertBranch(), llvm::MipsInstrInfo::insertBranch(), llvm::MSP430InstrInfo::insertBranch(), llvm::NVPTXInstrInfo::insertBranch(), llvm::PPCInstrInfo::insertBranch(), llvm::R600InstrInfo::insertBranch(), llvm::RISCVInstrInfo::insertBranch(), llvm::SIInstrInfo::insertBranch(), llvm::SparcInstrInfo::insertBranch(), llvm::SPIRVInstrInfo::insertBranch(), llvm::SystemZInstrInfo::insertBranch(), llvm::TargetInstrInfo::insertBranch(), llvm::VEInstrInfo::insertBranch(), llvm::WebAssemblyInstrInfo::insertBranch(), llvm::X86InstrInfo::insertBranch(), llvm::XCoreInstrInfo::insertBranch(), llvm::XtensaInstrInfo::insertBranch(), llvm::XtensaInstrInfo::insertBranchAtInst(), llvm::AArch64InstrInfo::insertCmpForCondBr(), llvm::XtensaInstrInfo::insertConstBranchAtInst(), llvm::AArch64InstrInfo::insertSelect(), llvm::PPCInstrInfo::insertSelect(), llvm::SIInstrInfo::insertSelect(), llvm::TargetInstrInfo::insertSelect(), llvm::X86InstrInfo::insertSelect(), llvm::isAlmostDeadIV(), isAnalyzableBB(), llvm::XtensaInstrInfo::isBranch(), isConditionTrueViaVFAndUF(), isGuaranteedNotToBeUndefOrPoison(), llvm::isImpliedByDomCondition(), isImpliedToBeAPowerOfTwoFromCond(), isKnownNonEqualFromContext(), llvm::isKnownToBeAPowerOfTwo(), isLoopNeverExecuted(), llvm::AArch64TTIImpl::isProfitableToSinkOperands(), llvm::X86TargetLowering::isTargetCanonicalSelect(), llvm::ISD::isTrueWhenEqual(), isVectorLatchCheck(), IsVPNOTEquivalent(), llvm::X86TargetLowering::isXAndYEqZeroPreferableToXAndYEqY(), jumpTableHasOtherUses(), llvm::SPIRVLegalizerInfo::legalizeCustom(), llvm::AMDGPULegalizerInfo::legalizeFroundeven(), llvm::AMDGPULegalizerInfo::legalizeUnsignedDIV_REM32Impl(), LLVM_ATTRIBUTE_C_DEPRECATED(), LLVMSetCondition(), llvm::X86TargetLowering::LowerAsmOutputForConstraint(), llvm::LanaiTargetLowering::LowerBR_CC(), LowerBRCOND(), lowerBrUnless(), LowerBUILD_VECTORvXi1(), llvm::AMDGPUTargetLowering::LowerFROUNDEVEN(), llvm::RISCVTargetLowering::LowerOperation(), lowerSELECT(), llvm::LanaiTargetLowering::LowerSELECT_CC(), llvm::LanaiTargetLowering::LowerSETCC(), LowerSETCCCARRY(), llvm::AMDGPUTargetLowering::LowerUDIVREM(), lowerVSELECTtoVectorShuffle(), LowerVSETCC(), LowerVSETCCWithSUBUS(), LowerXALUO(), llvm::PatternMatch::m_Select(), llvm::SDPatternMatch::m_Select(), llvm::PatternMatch::m_SelectCst(), llvm::SDPatternMatch::m_SelectLike(), m_Uncountable(), llvm::SDPatternMatch::m_VSelect(), llvm::PatternMatch::LogicalOp_match< LHS, RHS, Opcode, Commutable >::match(), llvm::SDPatternMatch::MaxMin_match< LHS_P, RHS_P, Pred_t, Commutable >::match(), llvm::SDPatternMatch::smax_pred_ty::match(), llvm::SDPatternMatch::smin_pred_ty::match(), llvm::SDPatternMatch::umax_pred_ty::match(), llvm::SDPatternMatch::umin_pred_ty::match(), matchBitmaskMul(), llvm::CombinerHelper::matchCastOfSelect(), llvm::matchCombinedExitCondition(), matchCondition(), llvm::matchCountableExitCondition(), matchSelectWithOptionalNotCond(), matchShiftULTCondition(), llvm::CombinerHelper::matchSimplifySelectToMinMax(), llvm::matchUncountableExitCondition(), llvm::VPlanTransforms::materializeAliasMaskCheckBlock(), llvm::JumpThreadingPass::maybethreadThroughTwoBasicBlocks(), llvm::SMTSolver::mkIte(), llvm::InsertCFGStrategy::mutate(), narrowVectorSelect(), narrowVectorSelect(), needsLFTR(), optimizeBlockForRedundantCopies(), llvm::ARMBaseInstrInfo::optimizeCompareInstr(), llvm::VPlanTransforms::optimizeFindIVReductions(), parseCC(), parseCond(), parseCondBranch(), parseCondBranch(), parseCondBranch(), parseCondBranch(), parseCondBranch(), parseCondBranch(), parseCondCode(), parseConstraintCode(), parseConstraintCode(), AbstractManglingParser< Derived, Alloc >::parseExpr(), llvm::parseWidenableBranch(), llvm::peelLoop(), llvm::PeelSingleBlockLoop(), llvm::ARMTargetLowering::PerformCMOVCombine(), PerformCMPZCombine(), performCSELCombine(), PerformCSETCombine(), llvm::AMDGPUTargetLowering::performCtlz_CttzCombine(), llvm::HexagonTargetLowering::PerformDAGCombine(), llvm::RISCVTargetLowering::PerformDAGCombine(), PerformHWLoopCombine(), performORCombine(), performOrXorChainCombine(), performSELECT_CCCombine(), performSELECTCombine(), llvm::AMDGPUTargetLowering::performSelectCombine(), performSETCCCARRYCombine(), performSETCCCombine(), performSETCCCombine(), performSetccMergeZeroCombine(), performSetCCPunpkCombine(), PerformVCMPCombine(), PerformVSELECTCombine(), performVSELECTCombine(), performVselectPowCombine(), llvm::HexagonInstrInfo::PredicateInstruction(), llvm::PredicateWithEdge::PredicateWithEdge(), llvm::HexagonInstrInfo::predOpcodeHasNot(), llvm::RISCVTTIImpl::preferLoopExitWithEqualityComparison(), llvm::TargetTransformInfo::preferLoopExitWithEqualityComparison(), llvm::InstCombinerImpl::prepareWorklist(), llvm::JumpThreadingPass::processImpliedCondition(), llvm::JumpThreadingPass::processThreadableEdges(), llvm::promoteCallWithVTableCmp(), RangeRefPHIAllowedOperands(), recordCondition(), llvm::TargetInstrInfo::reduceLoopCount(), llvm::XtensaInstrInfo::removeBranch(), llvm::VPlanTransforms::removeBranchOnConst(), removeUndefIntroducingPredecessor(), llvm::TargetInstrInfo::replaceBranchWithTailCall(), replaceFoldableUses(), llvm::X86TargetLowering::ReplaceNodeResults(), llvm::CondOpInit::resolveReferences(), llvm::AArch64InstrInfo::reverseBranchCondition(), llvm::ARCInstrInfo::reverseBranchCondition(), llvm::ARMBaseInstrInfo::reverseBranchCondition(), llvm::AVRInstrInfo::reverseBranchCondition(), llvm::CSKYInstrInfo::reverseBranchCondition(), llvm::HexagonInstrInfo::reverseBranchCondition(), llvm::LoongArchInstrInfo::reverseBranchCondition(), llvm::MipsInstrInfo::reverseBranchCondition(), llvm::MSP430InstrInfo::reverseBranchCondition(), llvm::NVPTXInstrInfo::reverseBranchCondition(), llvm::PPCInstrInfo::reverseBranchCondition(), llvm::R600InstrInfo::reverseBranchCondition(), llvm::RISCVInstrInfo::reverseBranchCondition(), llvm::SIInstrInfo::reverseBranchCondition(), llvm::SparcInstrInfo::reverseBranchCondition(), llvm::SystemZInstrInfo::reverseBranchCondition(), llvm::TargetInstrInfo::reverseBranchCondition(), llvm::VEInstrInfo::reverseBranchCondition(), llvm::WebAssemblyInstrInfo::reverseBranchCondition(), llvm::X86InstrInfo::reverseBranchCondition(), llvm::XCoreInstrInfo::reverseBranchCondition(), llvm::XtensaInstrInfo::reverseBranchCondition(), llvm::DropUnnecessaryAssumesPass::run(), llvm::RewriteStatepointsForGC::runOnFunction(), OffsetResult::select(), llvm::CondCodeSDNode::SelectionDAG, llvm::Instruction::setHasNoSignedWrap(), shouldConvertSelectOfConstantsToMath(), shouldInsertFreeze(), simplifyBranchConditionForVFAndUF(), simplifyCmpSelCase(), simplifyCmpSelFalseCase(), simplifyCmpSelTrueCase(), SimplifyCondBranchToCondBranch(), llvm::X86TargetLowering::SimplifyMultipleUseDemandedBitsForTargetNode(), simplifyOneLoop(), llvm::SelectionDAG::simplifySelect(), llvm::simplifySelectInst(), simplifySelectInst(), llvm::InstCombinerImpl::SimplifySelectsFeedingBinaryOp(), simplifySelectWithFCmp(), llvm::TargetLowering::SimplifySetCC(), simplifySetCCWithCTPOP(), simplifyUsingControlFlow(), skipTrivialSelect(), llvm::SplitBlockAndInsertIfElse(), llvm::SplitBlockAndInsertIfElse(), llvm::SplitBlockAndInsertIfThen(), llvm::SplitBlockAndInsertIfThen(), llvm::SplitBlockAndInsertIfThenElse(), llvm::SplitBlockAndInsertIfThenElse(), llvm::SplitBlockAndInsertIfThenElse(), llvm::SplitBlockAndInsertIfThenElse(), llvm::VPlanTransforms::splitCombinedExits(), llvm::MachineBasicBlock::SplitCriticalEdge(), splitEdge(), splitLoopBound(), splitVSETCC(), STATISTIC(), takeInexpensiveLog2(), targetParallelCallback(), threadCmpOverSelect(), transformToIndexedCompare(), llvm::PHITransAddr::translateValue(), tryDemorganOfBooleanCondition(), trySwitchToSelect(), tryToFoldExtendSelectLoad(), llvm::JumpThreadingPass::tryToUnfoldSelectInCurrBB(), unswitchNontrivialInvariants(), unswitchTrivialBranch(), updateBranches(), llvm::MachineBasicBlock::updateTerminator(), useInversedSetcc(), llvm::HexagonInstrInfo::validateBranchCond(), llvm::versionCallSite(), versionCallSiteWithCond(), llvm::InstCombinerImpl::visitAdd(), llvm::InstCombinerImpl::visitCallInst(), visitCmpBlock(), llvm::InstCombinerImpl::visitCondBrInst(), llvm::Interpreter::visitCondBrInst(), llvm::InstCombinerImpl::visitExtractValueInst(), llvm::InstCombinerImpl::visitFNeg(), llvm::InstCombinerImpl::visitFPTrunc(), llvm::InstCombinerImpl::visitGEPOfGEP(), llvm::InstCombinerImpl::visitICmpInst(), llvm::InstCombinerImpl::visitMul(), llvm::InstCombinerImpl::visitSDiv(), llvm::InstCombinerImpl::visitSub(), llvm::SelectionDAGBuilder::visitSwitchCase(), llvm::InstCombinerImpl::visitSwitchInst(), llvm::Interpreter::visitSwitchInst(), and llvm::wouldInstructionBeTriviallyDead().

Folded

MachineBasicBlock* Folded

Initial value:

=
      RISCVInstrInfo::evaluateCondBranch(CC, C0, C1) ? TBB : FBB

Definition at line 69 of file RISCVLateBranchOpt.cpp.

Referenced by addSuccessor(), llvm::CombinerHelper::applyCombineConstantFoldFpUnary(), llvm::caseFoldingDjbHash(), combine_CC(), llvm::JumpThreadingPass::computeValueKnownInPredecessorsImpl(), constantFoldAndGroupOps(), llvm::ConstantFoldUnaryIntOp(), llvm::IRBuilderBase::CreateAddrSpaceCast(), llvm::IRBuilderBase::CreateTrunc(), llvm::IRBuilderBase::CreateZExt(), llvm::FlushFPConstant(), llvm::SelectionDAG::FoldConstantArithmetic(), llvm::InstCombinerImpl::foldICmpIntrinsicWithConstant(), llvm::InstCombinerImpl::foldVectorBinop(), llvm::ScalarEvolution::getAddExpr(), llvm::ScalarEvolution::getMinMaxExpr(), llvm::ScalarEvolution::getMulExpr(), if(), if(), INITIALIZE_PASS(), parseRegMask(), performCSELCombine(), performSELECTCombine(), llvm::AMDGPUTargetLowering::performSelectCombine(), llvm::InstCombinerImpl::SimplifyDemandedUseFPClass(), llvm::VPlanTransforms::simplifyKnownEVL(), llvm::TargetLowering::SimplifySetCC(), llvm::InstCombinerImpl::visitAnd(), llvm::InstCombinerImpl::visitOr(), and llvm::InstCombinerImpl::visitXor().

MRI

MachineRegisterInfo& MRI = MBB.getParent()->getRegInfo()

Definition at line 60 of file RISCVLateBranchOpt.cpp.

Referenced by addCalleeSavedRegs(), addCalleeSavedRegs(), addConstantsToTrack(), llvm::DstOp::addDefToMIB(), AddDotProductRequirements(), addHints(), addImplicitDefs(), addIncomingValuesToPHIs(), llvm::RegsForValue::AddInlineAsmOperands(), addInstrRequirements(), llvm::PressureDiffs::addInstruction(), llvm::MachineBasicBlock::addLiveIn(), llvm::MachineFunction::addLiveIn(), llvm::addLiveIns(), llvm::AMDGPU::LoopFinder::addLoopEntries(), llvm::AMDGPURegisterBankInfo::addMappingFromTable(), llvm::SITargetLowering::AddMemOpInit(), addOpAccessChainReqs(), llvm::MachineInstr::addOperand(), llvm::PressureDiff::addPressureChange(), AdjustBaseAndOffset(), llvm::SITargetLowering::AdjustInstrPostInstrSelection(), llvm::RegisterOperands::adjustLaneLiveness(), llvm::RegisterOperands::adjustLaneLiveness(), adjustMFMA_F8F6F4OpRegClass(), llvm::RISCVRegisterInfo::adjustReg(), llvm::GISelAddressing::aliasIsKnownForLoadStore(), allocateHSAUserSGPRs(), llvm::SITargetLowering::allocateHSAUserSGPRs(), llvm::SITargetLowering::allocateSpecialEntryInputVGPRs(), llvm::SIMachineFunctionInfo::allocateVGPRSpillToAGPR(), allPhiOperandsUndefined(), llvm::VirtRegAuxInfo::allUsesAvailableAt(), allUsesHaveSourceMods(), llvm::AArch64InstrInfo::analyzeBranchPredicate(), llvm::ARMBaseInstrInfo::analyzeLoopForPipelining(), llvm::PPCInstrInfo::analyzeLoopForPipelining(), llvm::RISCVInstrInfo::analyzeLoopForPipelining(), llvm::AMDGPUResourceUsageAnalysisImpl::analyzeResourceUsage(), llvm::AnalyzeVirtRegLanesInBundle(), appendDecorationsForReg(), llvm::RegisterBankInfo::applyDefaultMapping(), llvm::AMDGPURegisterBankInfo::applyMappingBFE(), llvm::AMDGPURegisterBankInfo::applyMappingDynStackAlloc(), llvm::AMDGPURegisterBankInfo::applyMappingImpl(), llvm::MipsRegisterBankInfo::applyMappingImpl(), llvm::AMDGPURegisterBankInfo::applyMappingLoad(), llvm::AMDGPURegisterBankInfo::applyMappingMAD_64_32(), llvm::AMDGPURegisterBankInfo::applyMappingSBufferLoad(), llvm::AMDGPURegisterBankInfo::applyMappingSMULU64(), applyMnemonicAliases(), llvm::AMDGPUCallLowering::areCalleeOutgoingArgsTailCallable(), llvm::PPCFrameLowering::assignCalleeSavedSpillSlots(), attachMEMCPYScratchRegs(), attemptDebugCopyProp(), llvm::LivePhysRegs::available(), llvm::MIPatternMatch::bind_helper< BindTy >::bind(), llvm::MIPatternMatch::bind_helper< const ConstantFP * >::bind(), llvm::MIPatternMatch::bind_helper< const MachineInstr * >::bind(), llvm::MIPatternMatch::bind_helper< const MachineInstr * >::bind(), llvm::MIPatternMatch::bind_helper< LLT >::bind(), llvm::MIPatternMatch::bind_helper< MachineInstr * >::bind(), llvm::MIPatternMatch::bind_helper< MachineInstr * >::bind(), BitOp3_Op(), blockPrologueInterferes(), llvm::rdf::DataFlowGraph::build(), llvm::AMDGPULegalizerInfo::buildAbsGlobalAddress(), buildAddr64RSrc(), buildAllOnesMask(), buildAnyextOrCopy(), llvm::buildAPFixedPointInst(), llvm::buildAtomicCompareExchangeInst(), llvm::buildAtomicFlagInst(), llvm::buildAtomicLoadInst(), llvm::buildAtomicRMWInst(), llvm::buildAtomicStoreInst(), llvm::buildBarrierInst(), llvm::SPIRVGlobalRegistry::buildConstantInt(), llvm::CallLowering::buildCopyFromRegs(), llvm::CallLowering::buildCopyToRegs(), buildDefaultVLOps(), buildDefCFAReg(), llvm::buildEnqueueKernel(), llvm::SIInstrInfo::buildExtractSubReg(), llvm::SIInstrInfo::buildExtractSubRegOrImm(), llvm::SPIRVGlobalRegistry::buildGlobalVariable(), llvm::buildKernelInvokeOperands(), buildLogBase2(), llvm::buildNDRange(), buildOffsetSrc(), buildOpBitcast(), llvm::AMDGPULegalizerInfo::buildPCRelGlobalAddress(), llvm::buildPipeInst(), llvm::AMDGPURegisterBankInfo::buildReadFirstLane(), buildRegSequence(), buildRSRC(), llvm::buildScopeReg(), buildScratchExecCopy(), buildSplatPartsS64WithVL(), buildSplatSplitS64WithVL(), llvm::buildSRetInst(), llvm::AMDGPURegisterBankInfo::buildVCopy(), buildWasmArgument(), calcNextStatus(), llvm::VirtRegAuxInfo::calculateSpillWeightsAndHints(), llvm::SIInstrInfo::canAddToBBProlog(), canCombine(), canCombine(), canCombine(), canCombineFPFusedMultiply(), canCompareBeNewValueJump(), canCreatePoison(), llvm::canCreatePoison(), canCreateUndefOrPoison(), llvm::canCreateUndefOrPoison(), canEmitConjunction(), canFoldAsPredicatedOp(), canFoldCopy(), canFoldInAddressingMode(), llvm::AArch64InstrInfo::canFoldIntoAddrMode(), canFoldIntoCSel(), canFoldIntoSelect(), llvm::AArch64InstrInfo::canInsertSelect(), llvm::PPCInstrInfo::canInsertSelect(), llvm::SIInstrInfo::canInsertSelect(), llvm::SystemZInstrInfo::canInsertSelect(), llvm::X86InstrInfo::canInsertSelect(), llvm::canLowerMemCpyFamily(), canMemFoldInlineAsm(), llvm::ARMBaseRegisterInfo::canRealignStack(), llvm::LoongArchRegisterInfo::canRealignStack(), llvm::M68kRegisterInfo::canRealignStack(), llvm::X86RegisterInfo::canRealignStack(), llvm::canReplaceReg(), llvm::SIInstrInfo::canShrink(), llvm::AArch64FrameLowering::canUseAsPrologue(), castBufferRsrcFromV4I32(), castBufferRsrcToV4I32(), llvm::MachineInstr::changeDebugValuesDefReg(), llvm::GISelChangeObserver::changedInstr(), llvm::GISelChangeObserver::changingAllUsesOfReg(), checkFnHasLiveInYmmOrZmm(), checkRB(), CheckVGPROverflow(), checkVOPDRegConstraints(), llvm::MCInstrAnalysis::clearsSuperRegisters(), llvm::X86_MC::X86MCInstrAnalysis::clearsSuperRegisters(), cloneInstr(), llvm::RegisterOperands::collect(), collectHWRegs(), collectVirtualRegUses(), llvm::AMDGPURegisterBankInfo::collectWaterfallOperands(), CombineCVTAToLocal(), combineFPFusedMultiply(), llvm::PPCInstrInfo::combineRLWINM(), llvm::NVPTXInstrInfo::commuteInstructionImpl(), llvm::HexagonBlockRanges::computeDeadMap(), computeIndirectRegIndex(), llvm::SITargetLowering::computeKnownAlignForTargetInstr(), llvm::TargetLowering::computeKnownAlignForTargetInstr(), llvm::RISCVTargetLowering::computeKnownBitsForTargetInstr(), llvm::SITargetLowering::computeKnownBitsForTargetInstr(), llvm::TargetLowering::computeKnownBitsForTargetInstr(), llvm::TargetLowering::computeKnownFPClassForTargetInstr(), llvm::computeLiveIns(), computeLiveOuts(), llvm::AArch64TargetLowering::computeNumSignBitsForTargetInstr(), llvm::AMDGPUTargetLowering::computeNumSignBitsForTargetInstr(), llvm::TargetLowering::computeNumSignBitsForTargetInstr(), llvm::LiveInterval::computeSubRangeUndefs(), computeWeight(), llvm::ConstantFoldBinOp(), llvm::ConstantFoldCastOp(), llvm::ConstantFoldExtOp(), llvm::ConstantFoldFPBinOp(), constantFoldFpUnary(), llvm::ConstantFoldICmp(), llvm::ConstantFoldIntToFloat(), llvm::ConstantFoldUnaryIntOp(), llvm::ConstantFoldVectorBinop(), llvm::RegisterBankInfo::constrainGenericRegister(), llvm::constrainOperandRegClass(), llvm::constrainOperandRegClass(), llvm::AMDGPURegisterBankInfo::constrainOpWithReadfirstlane(), constrainRegClass(), constrainRegToBank(), llvm::constrainRegToClass(), llvm::constrainSelectedInstRegOperands(), convertImplicitDefToConstZero(), convertPtrToInt(), llvm::PPCInstrInfo::convertToImmediateForm(), llvm::SIInstrInfo::convertToThreeAddress(), llvm::VirtRegAuxInfo::copyHint(), llvm::NVPTXInstrInfo::copyPhysReg(), llvm::SPIRVInstrInfo::copyPhysReg(), llvm::WebAssemblyInstrInfo::copyPhysReg(), copySubReg(), llvm::AllocationOrder::create(), llvm::createAArch64beAsmBackend(), llvm::createAArch64leAsmBackend(), createAArch64MCAsmInfo(), createAArch64MCInstPrinter(), llvm::createAMDGPUAsmBackend(), createAMDGPUMCInstPrinter(), createARCMCAsmInfo(), createARCMCInstPrinter(), createARMAsmBackend(), llvm::createARMBEAsmBackend(), llvm::createARMLEAsmBackend(), createARMMCAsmInfo(), createARMMCInstPrinter(), llvm::createAVRAsmBackend(), llvm::createAVRMCCodeEmitter(), createAVRMCInstPrinter(), llvm::createBPFAsmBackend(), llvm::createBPFbeAsmBackend(), createBPFMCInstPrinter(), llvm::createCSKYAsmBackend(), createCSKYMCAsmInfo(), createCSKYMCInstPrinter(), createDXILMCAsmBackend(), createDXILMCInstPrinter(), createHexagonMCAsmInfo(), createHexagonMCInstPrinter(), createLanaiMCInstPrinter(), llvm::AMDGPU::createLaneMaskReg(), llvm::AMDGPUTargetLowering::CreateLiveInRegister(), llvm::createLoongArchAsmBackend(), createLoongArchMCAsmInfo(), createLoongArchMCInstPrinter(), llvm::createM68kAsmBackend(), createM68kMCAsmInfo(), createM68kMCInstPrinter(), llvm::Target::createMCAsmBackend(), llvm::Target::createMCAsmInfo(), createMCInstPrinter(), llvm::Target::createMCInstPrinter(), llvm::createMipsAsmBackend(), createMipsMCAsmInfo(), createMipsMCInstPrinter(), llvm::createMSP430MCAsmBackend(), createMSP430MCAsmInfo(), createMSP430MCInstPrinter(), createNVPTXMCInstPrinter(), createPostIncLoadStore(), llvm::createPPCAsmBackend(), createPPCMCAsmInfo(), createPPCMCInstPrinter(), llvm::SIInstrInfo::createReadFirstLaneFromCopyToPhysReg(), llvm::createRISCVAsmBackend(), createRISCVMCAsmInfo(), createRISCVMCInstPrinter(), llvm::createSparcAsmBackend(), createSparcMCAsmInfo(), createSparcMCInstPrinter(), createSparcV9MCAsmInfo(), llvm::createSPIRVAsmBackend(), createSPIRVMCInstPrinter(), createStackTemporaryForVector(), llvm::createSystemZMCAsmBackend(), createSystemZMCAsmInfo(), createSystemZMCInstPrinter(), createTypeVReg(), llvm::createVEAsmBackend(), createVEMCAsmInfo(), createVEMCInstPrinter(), llvm::createVirtualRegister(), llvm::HexagonInstrInfo::createVR(), llvm::createX86_32AsmBackend(), llvm::createX86_64AsmBackend(), createX86MCAsmInfo(), createX86MCInstPrinter(), createXCoreMCAsmInfo(), createXCoreMCInstPrinter(), llvm::createXtensaAsmBackend(), createXtensaMCAsmInfo(), createXtensaMCInstPrinter(), cvtVOP3DstOpSelOnly(), DEBUG_COUNTER(), DEBUG_COUNTER(), DecodeURRegisterClass(), decreaseSetPressure(), deduceAndAssignSpirvType(), deduceAndAssignTypeForGUnmerge(), deduceGEPType(), llvm::ShapeT::deduceImm(), deduceTypeFromUses(), definedBySignExtendingOp(), definedByZeroExtendingOp(), llvm::definesATypeRegister(), definesRegInClass(), detectAndFoldOffset(), llvm::RegisterOperands::detectDeadDefs(), llvm::ARMFrameLowering::determineCalleeSaves(), llvm::CSKYFrameLowering::determineCalleeSaves(), llvm::HexagonFrameLowering::determineCalleeSaves(), llvm::RISCVFrameLowering::determineCalleeSaves(), llvm::TargetFrameLowering::determineCalleeSaves(), llvm::XCoreFrameLowering::determineCalleeSaves(), llvm::SIFrameLowering::determineCalleeSavesSGPR(), llvm::SIFrameLowering::determinePrologEpilogSGPRSaves(), llvm::mca::DispatchStage::DispatchStage(), llvm::ConnectedVNInfoEqClasses::Distribute(), doInsertBitcast(), dominatesAllUsesOf(), llvm::LoopCarriedEdges::dump(), llvm::dumpMaxRegPressure(), llvm::MachineInstr::dumpr(), llvm::CSKYRegisterInfo::eliminateFrameIndex(), llvm::HexagonRegisterInfo::eliminateFrameIndex(), llvm::LoongArchRegisterInfo::eliminateFrameIndex(), llvm::RISCVRegisterInfo::eliminateFrameIndex(), llvm::WebAssemblyRegisterInfo::eliminateFrameIndex(), eliminateMove(), emitBuildPairF64Pseudo(), llvm::MSP430FrameLowering::emitCalleeSavedFrameMoves(), llvm::X86FrameLowering::emitCalleeSavedFrameMoves(), llvm::X86FrameLowering::emitCalleeSavedFrameMovesFullCFA(), emitCallSPUpdate(), llvm::AArch64TargetLowering::EmitCheckMatchingVL(), llvm::SIFrameLowering::emitCSRSpillStores(), llvm::LiveDebugVariables::LDVImpl::emitDebugValues(), llvm::PPCTargetLowering::emitEHSjLjLongJmp(), llvm::SystemZTargetLowering::emitEHSjLjLongJmp(), llvm::VETargetLowering::emitEHSjLjLongJmp(), llvm::PPCTargetLowering::emitEHSjLjSetJmp(), llvm::SystemZTargetLowering::emitEHSjLjSetJmp(), llvm::VETargetLowering::emitEHSjLjSetJmp(), llvm::SIFrameLowering::emitEntryFunctionPrologue(), llvm::AArch64TargetLowering::EmitEntryPStateSM(), llvm::SIFrameLowering::emitEpilogue(), llvm::WebAssemblyFrameLowering::emitEpilogue(), emitFROUND(), llvm::SITargetLowering::emitGWSMemViolTestLoop(), emitIndirectDst(), emitIndirectSrc(), llvm::ARMTargetLowering::EmitInstrWithCustomInserter(), llvm::PPCTargetLowering::EmitInstrWithCustomInserter(), llvm::R600TargetLowering::EmitInstrWithCustomInserter(), llvm::SITargetLowering::EmitInstrWithCustomInserter(), llvm::X86TargetLowering::EmitInstrWithCustomInserter(), llvm::AArch64InstrInfo::emitLdStWithAddr(), emitLoadFromConstantPool(), emitLoadM0FromVGPRLoop(), emitLoadScalarOpsFromVGPRLoop(), llvm::PPCTargetLowering::emitProbedAlloca(), llvm::ARCFrameLowering::emitPrologue(), llvm::AVRFrameLowering::emitPrologue(), llvm::CSKYFrameLowering::emitPrologue(), llvm::PPCFrameLowering::emitPrologue(), llvm::SIFrameLowering::emitPrologue(), llvm::SystemZELFFrameLowering::emitPrologue(), llvm::WebAssemblyFrameLowering::emitPrologue(), llvm::XCoreFrameLowering::emitPrologue(), llvm::XtensaFrameLowering::emitPrologue(), emitPrologueEpilogueSPUpdate(), emitPseudoCTPOP(), emitPseudoVMSKCOND(), emitPseudoXVINSGR2VR(), emitQuietFCMP(), llvm::VETargetLowering::emitSjLjDispatchBlock(), llvm::emitThumbRegPlusImmediate(), emitThumbRegPlusImmInReg(), emitVecCondBranchPseudo(), emitVFROUND_NOEXCEPT_MASK(), emitWriteRoundingMode(), emitXBegin(), llvm::SIInstrInfo::enforceOperandRCAlignment(), ensureAssignTypeForTypeFolding(), llvm::eraseInstr(), llvm::eraseInstrs(), eraseProxyRegs(), llvm::estimateGreedyVGPRPressure(), llvm::execMayBeModifiedBeforeAnyUse(), llvm::execMayBeModifiedBeforeUse(), llvm::AMDGPURegisterBankInfo::executeInWaterfallLoop(), llvm::GIMatchTableExecutor::executeMatchTable(), expand64BitScalarArithmetic(), expand64BitV_CNDMASK(), llvm::SIInstrInfo::expandMovDPP64(), llvm::HexagonInstrInfo::expandPostRAPseudo(), llvm::HexagonBlockRanges::expandToSubRegs(), explicitLocals(), llvm::extractParts(), llvm::extractParts(), llvm::AArch64GISelUtils::extractPtrauthBlendDiscriminators(), extractRsrcPtr(), ExtractSubRegs(), llvm::extractVectorParts(), llvm::SIRegisterInfo::filterAndSortForAntiHintedRegs(), llvm::PPCInstrInfo::finalizeInsInstrs(), llvm::SITargetLowering::finalizeLowering(), llvm::SPIRVTargetLowering::finalizeLowering(), findAssignTypeInstr(), llvm::X86RegisterInfo::findDeadCallerSavedReg(), findImplictDefMIFromReg(), findLoopComponents(), findLoopIncrementValue(), llvm::AMDGPU::SetOfRulesForOpcode::findMappingForMI(), llvm::findPHICopyInsertPoint(), llvm::SIRegisterInfo::findReachingDef(), findRedundantFlagInstr(), findRegisterToSaveX5To(), findScratchNonCalleeSaveRegister(), llvm::RISCVFrameLowering::findScratchNonCalleeSaveRegister(), findSingleRegDef(), findSingleRegUse(), findStartOfTree(), findSurvivorBackwards(), findTemporariesForLR(), findUniqueOperandDefinedInLoop(), findUnusedRegister(), llvm::SIRegisterInfo::findUnusedRegister(), findUseBetween(), findUseBetween(), llvm::AMDGPULegalizerInfo::fixStoreSourceType(), fixupPHIOpBanks(), llvm::AArch64TargetLowering::fixupPtrauthDiscriminator(), fixupSetCC(), foldAddress(), foldAddresses(), foldCopyDup(), llvm::PPCInstrInfo::foldFrameOffset(), llvm::foldImm(), llvm::ARMBaseInstrInfo::foldImmediate(), llvm::PPCInstrInfo::foldImmediate(), llvm::SIInstrInfo::foldImmediate(), llvm::SystemZInstrInfo::foldImmediate(), llvm::TargetInstrInfo::foldImmediate(), llvm::VEInstrInfo::foldImmediate(), llvm::X86InstrInfo::foldImmediate(), foldIntoMemoryOps(), foldLargeOffset(), llvm::AArch64InstrInfo::foldMemoryOperandImpl(), llvm::RISCVInstrInfo::foldMemoryOperandImpl(), llvm::SIInstrInfo::foldMemoryOperandImpl(), llvm::SystemZInstrInfo::foldMemoryOperandImpl(), llvm::SystemZInstrInfo::foldMemoryOperandImpl(), llvm::X86InstrInfo::foldMemoryOperandImpl(), foldOffset(), foldShiftedOffset(), foldShxaddIntoScaledMemory(), foldSimpleCrossClassCopies(), foldTruncOfI32Constant(), foldVGPRCopyIntoRegSequence(), FollowCopyChain(), for(), forceReg(), forwardDeviceParams(), llvm::RISCVInstrInfo::genAlternativeCodeSequence(), llvm::TargetInstrInfo::genAlternativeCodeSequence(), llvm::generateAFPInst(), generateAssignInstrs(), generateAssignType(), llvm::generateAsyncCopy(), llvm::generateCastToPtrInst(), llvm::generateCoopMatrInst(), llvm::generateExtInst(), generateGatherLanePattern(), llvm::generateGroupInst(), llvm::generateGroupUniformInst(), llvm::generateLoadStoreInst(), llvm::generateMulExtendedInst(), llvm::generatePredicatedLoadStoreInst(), llvm::generateReadImageInst(), llvm::generateSampleImageInst(), llvm::generateSelectInst(), llvm::generateSpecConstantInst(), genFNegatedMAD(), genFusedMultiply(), genFusedMultiplyAcc(), genFusedMultiplyAccNeg(), genFusedMultiplyIdx(), genFusedMultiplyIdxNeg(), genIndexedMultiply(), genMaddR(), genMaddShf(), genNeg(), genShXAddAddShift(), genSubAdd2SubSub(), genTPEntry(), genTPLoopBody(), genUnknown(), llvm::genWorkgroupQuery(), llvm::TargetInstrInfo::getAccumulatorChain(), llvm::TargetInstrInfo::getAccumulatorReassociationPatterns(), llvm::LegalizerInfo::getAction(), llvm::SIInstrInfo::getAddNoCarry(), llvm::AMDGPURegisterBankInfo::getAGPROpMapping(), llvm::TargetRegisterInfo::getAllocatableSet(), llvm::getAnyConstantVRegValWithLookThrough(), getAnySgprS1(), getArgBaseReg(), llvm::getArrayComponentCount(), getBaseWithConstantOffset(), llvm::AMDGPU::getBaseWithConstantOffset(), getBitVecRegAntiHints(), llvm::getBlockStructInstr(), llvm::getBlockStructType(), getBuildVectorLikeDef(), getCallOpcode(), llvm::FunctionLoweringInfo::getCatchPadExceptionPointerVReg(), llvm::GFConstant::getConstant(), llvm::GIConstant::getConstant(), llvm::getConstantFPVRegVal(), llvm::PPCInstrInfo::getConstantFromConstantPool(), getConstantZext32Val(), llvm::RISCVRegisterInfo::getConstrainedRegClassForReg(), llvm::SIRegisterInfo::getConstrainedRegClassForReg(), llvm::TargetRegisterInfo::getConstrainedRegClassForReg(), llvm::WebAssemblyRegisterInfo::getConstrainedRegClassForReg(), llvm::X86InstrInfo::getConstValDefinedInReg(), llvm::MIPS_MC::getCOP0Register(), getCopyRegClasses(), llvm::MIPS_MC::getCPURegisterIndex(), getDataDeps(), llvm::getDef(), llvm::AMDGPURegisterBankInfo::getDefaultMappingAllVGPR(), llvm::AMDGPURegisterBankInfo::getDefaultMappingSOP(), llvm::AMDGPURegisterBankInfo::getDefaultMappingVOP(), llvm::getDefIgnoringCopies(), llvm::getDefInstrMaybeConstant(), getDefRegMask(), llvm::getDefSrcRegIgnoringCopies(), getDynAllocaAmount(), getEffectiveImm(), getEffectiveSubRegIdx(), llvm::getFConstantSplat(), llvm::getFConstantVRegValWithLookThrough(), llvm::PPCInstrInfo::getFMAPatterns(), getFMULPatterns(), getFNEGPatterns(), getFoldedI64LoadOpcode(), getFoldedLoadOpcode(), llvm::getFunctionLiveInPhysReg(), getGatherLanePattern(), llvm::SIInstrInfo::getGenericValueUniformity(), llvm::CSKYInstrInfo::getGlobalBaseReg(), llvm::getIConstantFromReg(), llvm::getIConstantSplatSExtVal(), llvm::getIConstantSplatSExtVal(), llvm::getIConstantSplatVal(), llvm::getIConstantSplatVal(), llvm::getIConstantVRegSExtVal(), llvm::getIConstantVRegVal(), llvm::getIConstantVRegValWithLookThrough(), llvm::getIConstVal(), llvm::getIConstValSext(), llvm::AMDGPURegisterBankInfo::getImageMapping(), llvm::getImm(), getImmedFromMO(), llvm::SIInstrInfo::getImmOrMaterializedImm(), llvm::SIInstrInfo::getImmOrMaterializedImm(), llvm::AMDGPULegalizerInfo::getImplicitArgPtr(), llvm::R600InstrInfo::getIndirectIndexBegin(), getIndirectSGPRIdx(), getIndVarInfo(), llvm::AArch64RegisterBankInfo::getInstrAlternativeMappings(), llvm::AMDGPURegisterBankInfo::getInstrAlternativeMappings(), llvm::X86RegisterBankInfo::getInstrAlternativeMappings(), llvm::AMDGPURegisterBankInfo::getInstrAlternativeMappingsIntrinsic(), llvm::AMDGPURegisterBankInfo::getInstrAlternativeMappingsIntrinsicWSideEffects(), getInstReadLaneMask(), llvm::AArch64RegisterBankInfo::getInstrMapping(), llvm::AMDGPURegisterBankInfo::getInstrMapping(), llvm::ARMRegisterBankInfo::getInstrMapping(), llvm::MipsRegisterBankInfo::getInstrMapping(), llvm::PPCRegisterBankInfo::getInstrMapping(), llvm::RISCVRegisterBankInfo::getInstrMapping(), llvm::WebAssemblyRegisterBankInfo::getInstrMapping(), llvm::X86RegisterBankInfo::getInstrMapping(), llvm::AMDGPURegisterBankInfo::getInstrMappingForLoad(), llvm::RegisterBankInfo::getInstrMappingImpl(), llvm::AMDGPU::VOPD::InstInfo::getInvalidCompOperandIndex(), llvm::BPFInstrInfo::getJumpTableIndex(), llvm::LoongArchInstrInfo::getJumpTableIndex(), llvm::RISCVInstrInfo::getJumpTableIndex(), llvm::X86InstrInfo::getJumpTableIndex(), getJumpTableIndexFromBase(), getJumpTableIndexFromLoadAddr(), getJumpTableIndexFromLoadAddr(), getJumpTableIndexFromReg(), getJumpTableIndexFromReg(), getLanesWithProperty(), getLanesWithProperty(), getLastSameOrNeg(), getLegalRegBank(), llvm::getLiveLaneMask(), llvm::getLiveLaneMask(), getLiveLaneMaskAt(), getLiveLanesAt(), llvm::getLiveRegMap(), llvm::getLiveRegs(), llvm::DstOp::getLLTTy(), llvm::SrcOp::getLLTTy(), llvm::AMDGPURegisterBankInfo::getMappingType(), getMaxAllocationOrderLength(), llvm::getMemOrdering(), getMemsetValue(), getMinimumVLForVSLIDEDOWN_VX(), getNarrowScalarWidth(), getNegStatus(), getNewSource(), llvm::SIRegisterInfo::getNumUsedPhysRegs(), llvm::getOpcodeDef(), llvm::getOpcodeDef(), llvm::PPCInstrInfo::getOperandLatency(), getOperandsForBranch(), llvm::SIInstrInfo::getOpRegClass(), llvm::SPIRVGlobalRegistry::getOrAddMemAliasingINTELInst(), getPHIDeps(), llvm::GISelAddressing::getPointerInfo(), llvm::MachineFrameInfo::getPristineRegs(), getRC32(), llvm::AArch64RegisterInfo::getRegAllocationHints(), llvm::ARMBaseRegisterInfo::getRegAllocationHints(), llvm::PPCRegisterInfo::getRegAllocationHints(), llvm::RISCVRegisterInfo::getRegAllocationHints(), llvm::SIRegisterInfo::getRegAllocationHints(), llvm::SystemZRegisterInfo::getRegAllocationHints(), llvm::TargetRegisterInfo::getRegAllocationHints(), llvm::X86RegisterInfo::getRegAllocationHints(), llvm::RegisterBankInfo::getRegBank(), llvm::RegisterBankInfo::getRegBankFromConstraints(), llvm::AMDGPURegisterBankInfo::getRegBankID(), llvm::SIRegisterInfo::getRegClassForOperandReg(), llvm::SIRegisterInfo::getRegClassForReg(), llvm::TargetRegisterInfo::getRegClassWeight(), getRegForPrinting(), getRegFromMIA(), llvm::MipsTargetLowering::getRegisterByName(), llvm::GCNRegPressure::getRegKind(), getRegLiveThroughMask(), getRegOpRC(), llvm::getRegPressure(), llvm::TargetRegisterInfo::getRegSizeInBits(), getRegType(), getRules(), getSalvageOpsForCopy(), getSalvageOpsForTrunc(), llvm::AMDGPULegalizerInfo::getSegmentAperture(), getSelectConstants(), llvm::AMDGPURegisterBankInfo::getSGPROpMapping(), getShape(), llvm::RegisterBankInfo::getSizeInBits(), getSrcFromCopy(), llvm::getSrcRegIgnoringCopies(), getSrcStats(), llvm::getStringValueFromReg(), getSwitchCaseValue(), getTestBitReg(), getTileShape(), getTruncStoreByteOffset(), getTypeFromTypeIdx(), getTypeReg(), llvm::MachineInstr::getTypeToPrint(), llvm::Xtensa::getUserRegister(), llvm::AMDGPURegisterBankInfo::getValueMappingForPtr(), llvm::SIInstrInfo::getValueUniformity(), llvm::SIInstrInfo::getVALUOp(), getVectorShiftImm(), getVectorSHLImm(), llvm::getVectorSplat(), llvm::AMDGPU::getVGPREncodingMSBs(), llvm::AMDGPURegisterBankInfo::getVGPROpMapping(), llvm::AMDGPU::getVGPRPhysRegClass(), llvm::AMDGPU::getVGPRWithMSBs(), getVRegDef(), llvm::getVRegDef(), llvm::PerFunctionMIParsingState::getVRegInfo(), llvm::getVRegSubRegDef(), llvm::GIMatchTableExecutor::GIMatchTableExecutor(), llvm::CallLowering::handleAssignments(), llvm::SIInstrInfo::handleCopyToPhysHelper(), llvm::AMDGPULegalizerInfo::handleD16VData(), llvm::AMDGPURegisterBankInfo::handleD16VData(), HandleDestructivePredicateHint(), handleInstructionWithEGPR(), handleNDDOrNFInstructions(), hasAllNBitUsers(), hasAllNBitUsers(), hasAllWUsers(), hasAllWUsers(), hasAnyNonFlatUseOfReg(), hasArgumentDef(), hasAssignType(), llvm::X86InstrInfo::hasCommutePreference(), llvm::TargetInstrInfo::hasHighOperandLatency(), llvm::X86InstrInfo::hasHighOperandLatency(), llvm::MCInstrDesc::hasImplicitDefOfPhysReg(), llvm::AMDGPU::VOPD::InstInfo::hasInvalidOperand(), hasLoopCarriedMemDep(), hasLoopCarriedMemDep(), hasMoreUses(), hasNonUniformDecoration(), hasPHICycle(), llvm::RISCVInstrInfo::hasReassociableOperands(), llvm::TargetInstrInfo::hasReassociableOperands(), llvm::RISCVInstrInfo::hasReassociableSibling(), llvm::TargetInstrInfo::hasReassociableSibling(), hasSameNumEltsOnAllVectorOperands(), hasSameValue(), hasSingleUse(), hasTiedDef(), hasUseAfterLoop(), llvm::SIInstrInfo::hasVGPRUses(), hoistAndMergeSGPRInits(), if(), if(), llvm::GCNRegPressure::inc(), increaseSetPressure(), llvm::LiveRegSet::init(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), INITIALIZE_PASS(), llvm::initializeLFIMCStreamer(), llvm::MIRParserImpl::initializeMachineFunction(), initializeRecordStreamer(), llvm::AArch64_MC::initLLVMToCVRegMapping(), llvm::ARM_MC::initLLVMToCVRegMapping(), llvm::MIPS_MC::initLLVMToCVRegMapping(), llvm::X86_MC::initLLVMToSEHAndCVRegMapping(), llvm::WebAssemblyFunctionInfo::initWARegs(), llvm::PPCFrameLowering::inlineStackProbe(), insertBitcasts(), llvm::VEInstrInfo::insertBranch(), llvm::AArch64InstrInfo::insertCmpForCondBr(), llvm::AArch64TargetLowering::insertCopiesSplitCSR(), llvm::SITargetLowering::insertCopiesSplitCSR(), llvm::LoongArchInstrInfo::insertIndirectBranch(), llvm::RISCVInstrInfo::insertIndirectBranch(), llvm::SIInstrInfo::insertIndirectBranch(), llvm::XtensaInstrInfo::insertIndirectBranch(), insertInlineAsmProcess(), llvm::SPIRVTargetLowering::insertLogicalCopyOnResult(), llvm::insertMultibyteShift(), InsertNewDef(), insertPHI(), llvm::AArch64InstrInfo::insertSelect(), llvm::PPCInstrInfo::insertSelect(), llvm::SIInstrInfo::insertSelect(), llvm::SystemZInstrInfo::insertSelect(), llvm::X86InstrInfo::insertSelect(), llvm::SIInstrInfo::insertSimulatedTrap(), llvm::CallLowering::insertSRetIncomingArgument(), llvm::CallLowering::insertSRetLoads(), llvm::CallLowering::insertSRetStores(), insertUndefLaneMask(), insertVZeroUpper(), llvm::GISelAddressing::instMayAlias(), InstReorderLimit(), is64bitDefwithZeroHigh64bit(), isAbsoluteValueULEOne(), llvm::SIRegisterInfo::isAGPR(), isAGPRCopy(), IsAGPROperand(), llvm::isAllOnesOrAllOnesSplat(), isASCastInGVar(), llvm::GIMatchTableExecutor::isBaseWithConstantOffset(), llvm::SIInstrInfo::isBasicBlockPrologue(), llvm::isBuildVectorAllOnes(), llvm::isBuildVectorAllZeros(), llvm::isBuildVectorConstantSplat(), llvm::isBuildVectorConstantSplat(), llvm::isBuildVectorConstantSplat(), llvm::isBuildVectorConstantSplat(), isCallerPreservedOrConstPhysReg(), llvm::SITargetLowering::isCanonicalized(), isCheapCopy(), llvm::AArch64GISelUtils::isCMN(), isCombinedImageSampler(), isConstantCostlierToNegate(), llvm::isConstantOrConstantSplatVector(), llvm::isConstantOrConstantSplatVectorFP(), llvm::isConstantOrConstantVector(), llvm::isConstantOrConstantVector(), isConstantScalar(), isConstReg(), isConstReg(), isCopyFeedingInvariantStore(), isCrossCopy(), isCVTAToLocalCombinationCandidate(), llvm::isCycleInvariant(), isDead(), llvm::MachineInstr::isDead(), isDefBetween(), isDefConvertible(), isDefinedOutside(), isDefLiveOut(), llvm::SITargetLowering::isEligibleForTailCallOptimization(), llvm::TargetInstrInfo::isExtendLikelyToBeFolded(), isExtractHiElt(), isExtractLoElt(), isFPExtFromF16OrConst(), isFPIntrinsic(), isFPIntrinsic(), isFPR64(), llvm::RISCVInstrInfo::isFromLoadImm(), isGPR64(), llvm::isGuaranteedNotToBePoison(), llvm::isGuaranteedNotToBeUndef(), isGuaranteedNotToBeUndefOrPoison(), llvm::isGuaranteedNotToBeUndefOrPoison(), llvm::AMDGPU::isHi16Reg(), isImplicitlyDef(), isImplicitlyDefined(), llvm::TargetLowering::isIndexingLegal(), isInvariantStore(), isKnownNonNull(), llvm::isKnownToBeAPowerOfTwo(), isLaneMaskFromSameBlock(), llvm::LegalizerInfo::isLegal(), llvm::LegalizerInfo::isLegalOrCustom(), llvm::SIInstrInfo::isLegalRegOperand(), llvm::SIInstrInfo::isLegalRegOperand(), llvm::SIInstrInfo::isLegalSingleSGPRReadInstOperand(), isLibCallInTailPosition(), llvm::MachineLoop::isLoopInvariant(), isLshrHalf(), llvm::SIInstrInfo::isMaskedByExec(), llvm::isModAndRefSet(), llvm::isModOrRefSet(), llvm::isModSet(), llvm::isNoModRef(), llvm::mca::isNonArtificial(), isNonZeroModBitWidth(), isNonZeroModBitWidthOrUndef(), isNot(), llvm::isNullOrNullSplat(), llvm::isOfRegClass(), llvm::GIMatchTableExecutor::isOperandImmEqual(), llvm::SIInstrInfo::isOperandLegal(), llvm::HexagonMCInstrInfo::isPredReg(), llvm::AMDGPUTargetLowering::isReassocProfitable(), llvm::SITargetLowering::isReassocProfitable(), llvm::TargetLowering::isReassocProfitable(), llvm::isRefSet(), isRegInClass(), llvm::VirtRegAuxInfo::isRematerializable(), llvm::SIInstrInfo::isReMaterializableImpl(), llvm::TargetInstrInfo::isReMaterializableImpl(), llvm::X86InstrInfo::isReMaterializableImpl(), llvm::AMDGPU::isRsrcIndexReg(), isSafeToMove(), llvm::SIInstrInfo::isSafeToSink(), llvm::AMDGPURegisterBankInfo::isSALUMapping(), isSameBitWidth(), llvm::GCNRPTarget::isSaveBeneficial(), llvm::SITargetLowering::isSDNodeSourceOfDivergence(), llvm::SIRegisterInfo::isSGPRReg(), isShlHalf(), llvm::PPCInstrInfo::isSignExtended(), isSignExtendedW(), isSignExtendedW(), isSignExtendingOpW(), llvm::PPCInstrInfo::isSignOrZeroExtended(), isSimpleIf(), isSSA(), isSVERegOp(), isTerminalReg(), isTileDef(), isTileDef(), isTileRegDef(), isTileRegister(), llvm::isTriviallyDead(), isTruncHalf(), isTupleInsertInstr(), llvm::SPIRVInstrInfo::isTypeDeclInstr(), llvm::SIRegisterInfo::isUniformReg(), llvm::TargetRegisterInfo::isUniformReg(), isUnmergeHalf(), isValidToPack(), isVCmpResult(), isVectorOfTwoOrScalar(), llvm::SIRegisterInfo::isVectorRegister(), llvm::SIRegisterInfo::isVGPR(), llvm::SIInstrInfo::isVGPRCopy(), llvm::RISCV::isVLKnownLE(), isVRegCompatibleReg(), llvm::RISCVInstrInfo::isVRegCopy(), isXPLeafCandidate(), llvm::PPCInstrInfo::isZeroExtended(), knownBitsForSBFE(), llvm::AMDGPULegalizerInfo::legalizeAddrSpaceCast(), llvm::AMDGPULegalizerInfo::legalizeAtomicCmpXChg(), llvm::AMDGPULegalizerInfo::legalizeBufferLoad(), llvm::AMDGPULegalizerInfo::legalizeBufferStore(), llvm::AMDGPULegalizerInfo::legalizeBuildVector(), llvm::AMDGPULegalizerInfo::legalizeBVHIntersectRayIntrinsic(), llvm::AMDGPULegalizerInfo::legalizeConstHwRegRead(), llvm::AMDGPULegalizerInfo::legalizeCTLS(), llvm::AMDGPULegalizerInfo::legalizeCTLZ_CTTZ(), llvm::AMDGPULegalizerInfo::legalizeCTLZ_ZERO_POISON(), llvm::AArch64LegalizerInfo::legalizeCustom(), llvm::AMDGPULegalizerInfo::legalizeCustom(), llvm::ARMLegalizerInfo::legalizeCustom(), llvm::MipsLegalizerInfo::legalizeCustom(), llvm::RISCVLegalizerInfo::legalizeCustom(), llvm::SPIRVLegalizerInfo::legalizeCustom(), llvm::X86LegalizerInfo::legalizeCustom(), llvm::AMDGPULegalizerInfo::legalizeDebugTrap(), legalizeElementwiseIntrinsic(), llvm::AMDGPULegalizerInfo::legalizeExtract(), llvm::AMDGPULegalizerInfo::legalizeExtractVectorElt(), llvm::AMDGPULegalizerInfo::legalizeFastUnsafeFDIV(), llvm::AMDGPULegalizerInfo::legalizeFastUnsafeFDIV64(), llvm::AMDGPULegalizerInfo::legalizeFceil(), llvm::AMDGPULegalizerInfo::legalizeFDIV(), llvm::AMDGPULegalizerInfo::legalizeFDIV16(), llvm::AMDGPULegalizerInfo::legalizeFDIV32(), llvm::AMDGPULegalizerInfo::legalizeFDIV64(), llvm::AMDGPULegalizerInfo::legalizeFDIVFastIntrin(), llvm::AMDGPULegalizerInfo::legalizeFExp(), llvm::AMDGPULegalizerInfo::legalizeFFloor(), llvm::AMDGPULegalizerInfo::legalizeFFREXP(), llvm::AMDGPULegalizerInfo::legalizeFlogCommon(), llvm::AMDGPULegalizerInfo::legalizeFMad(), llvm::AMDGPULegalizerInfo::legalizeFPTOI(), llvm::AMDGPULegalizerInfo::legalizeFrem(), llvm::AMDGPULegalizerInfo::legalizeFroundeven(), llvm::AMDGPULegalizerInfo::legalizeFSQRT(), llvm::AMDGPULegalizerInfo::legalizeFSQRTF16(), llvm::AMDGPULegalizerInfo::legalizeFSQRTF32(), llvm::AMDGPULegalizerInfo::legalizeFSQRTF64(), llvm::SIInstrInfo::legalizeGenericOperand(), llvm::AMDGPULegalizerInfo::legalizeGetFPEnv(), llvm::AMDGPULegalizerInfo::legalizeGlobalValue(), llvm::AMDGPULegalizerInfo::legalizeImageIntrinsic(), llvm::AMDGPULegalizerInfo::legalizeImplicitArgPtr(), llvm::AMDGPULegalizerInfo::legalizeInsert(), llvm::AMDGPULegalizerInfo::legalizeInsertVectorElt(), llvm::AArch64LegalizerInfo::legalizeIntrinsic(), llvm::AMDGPULegalizerInfo::legalizeIntrinsic(), llvm::RISCVLegalizerInfo::legalizeIntrinsic(), llvm::AMDGPULegalizerInfo::legalizeIntrinsicTrunc(), llvm::AMDGPULegalizerInfo::legalizeIsAddrSpace(), llvm::AMDGPULegalizerInfo::legalizeITOFP(), llvm::AMDGPULegalizerInfo::legalizeLaneOp(), legalizeLoad(), llvm::AMDGPULegalizerInfo::legalizeLoad(), llvm::legalizeMachineFunction(), llvm::AMDGPULegalizerInfo::legalizeMul(), llvm::SIInstrInfo::legalizeOperands(), llvm::SIInstrInfo::legalizeOperandsFLAT(), llvm::SIInstrInfo::legalizeOperandsSMRD(), llvm::SIInstrInfo::legalizeOperandsVALUt16(), llvm::SIInstrInfo::legalizeOperandsVALUt16(), llvm::SIInstrInfo::legalizeOperandsVOP2(), llvm::SIInstrInfo::legalizeOperandsVOP3(), llvm::SIInstrInfo::legalizeOpWithMove(), llvm::AMDGPULegalizerInfo::legalizePointerAsRsrcIntrin(), llvm::AMDGPULegalizerInfo::legalizePreloadedArgIntrin(), llvm::AMDGPULegalizerInfo::legalizeRsqClampIntrinsic(), llvm::AMDGPULegalizerInfo::legalizeSetFPEnv(), llvm::AMDGPULegalizerInfo::legalizeSignedDIV_REM(), llvm::AMDGPULegalizerInfo::legalizeSinCos(), legalizeSpvBitcast(), legalizeSpvConstComposite(), legalizeSpvExtractElt(), legalizeSpvInsertElt(), legalizeStore(), llvm::AMDGPULegalizerInfo::legalizeStore(), llvm::SITargetLowering::legalizeTargetIndependentNode(), llvm::AMDGPULegalizerInfo::legalizeTrap(), llvm::AMDGPULegalizerInfo::legalizeTrapHsa(), llvm::AMDGPULegalizerInfo::legalizeTrapHsaQueuePtr(), llvm::AMDGPULegalizerInfo::legalizeUnsignedDIV_REM(), llvm::AMDGPULegalizerInfo::legalizeWorkGroupId(), llvm::AMDGPULegalizerInfo::legalizeWorkitemIDIntrinsic(), LLVMCreateDisasmCPUFeatures(), LLVMSetDisasmOptions(), llvm::SystemZInstrInfo::loadImmediate(), loadM0FromVGPR(), llvm::SIInstrInfo::loadRegFromStackSlot(), llvm::Thumb2InstrInfo::loadRegFromStackSlot(), lookThroughCopies(), LookThroughCOPY(), llvm::TargetRegisterInfo::lookThruCopyLike(), llvm::TargetRegisterInfo::lookThruSingleUseCopyChain(), lookUpCopyChain(), llvm::WebAssemblyMCInstLower::lower(), lowerBrUnless(), llvm::AArch64CallLowering::lowerCall(), llvm::AMDGPUCallLowering::lowerCall(), llvm::ARMCallLowering::lowerCall(), llvm::CallLowering::lowerCall(), llvm::M68kCallLowering::lowerCall(), llvm::SPIRVCallLowering::lowerCall(), llvm::WebAssemblyCallLowering::lowerCall(), llvm::X86CallLowering::lowerCall(), llvm::HexagonTargetLowering::LowerCallResult(), LowerCallResults(), llvm::HexagonTargetLowering::LowerFormalArguments(), llvm::SITargetLowering::LowerFormalArguments(), llvm::SystemZTargetLowering::LowerFormalArguments(), llvm::AArch64CallLowering::lowerFormalArguments(), llvm::AMDGPUCallLowering::lowerFormalArguments(), llvm::M68kCallLowering::lowerFormalArguments(), llvm::PPCCallLowering::lowerFormalArguments(), llvm::RISCVCallLowering::lowerFormalArguments(), llvm::SPIRVCallLowering::lowerFormalArguments(), llvm::WebAssemblyCallLowering::lowerFormalArguments(), llvm::X86CallLowering::lowerFormalArguments(), llvm::AMDGPUCallLowering::lowerFormalArgumentsKernel(), LowerFPToInt(), llvm::InlineAsmLowering::lowerInlineAsm(), LowerMemcpy(), LowerMemset(), llvm::AArch64CallLowering::lowerReturn(), llvm::M68kCallLowering::lowerReturn(), llvm::PPCCallLowering::lowerReturn(), llvm::WebAssemblyCallLowering::lowerReturn(), llvm::X86CallLowering::lowerReturn(), llvm::RISCVRegisterInfo::lowerSegmentSpillReload(), llvm::AMDGPUCallLowering::lowerTailCall(), lowerWaveReduce(), llvm::MachineInstr::MachineFunction, llvm::machineFunctionIsIllegal(), llvm::GenericUniformityAnalysisImpl< ContextT >::markDefsDivergent(), llvm::AMDGPU::PredicateMapping::match(), llvm::MIPatternMatch::AllOnesConstantMatch::match(), llvm::MIPatternMatch::And< Preds >::match(), llvm::MIPatternMatch::And< Pred, Preds... >::match(), llvm::MIPatternMatch::BinaryOp_match< LHS_P, RHS_P, Opcode, Commutable, Flags >::match(), llvm::MIPatternMatch::BinaryOpc_match< LHS_P, RHS_P, Commutable >::match(), llvm::MIPatternMatch::bind_ty< Class >::match(), llvm::MIPatternMatch::CheckType::match(), llvm::MIPatternMatch::ClassifyOp_match< LHS_P, Test_P, Opcode >::match(), llvm::MIPatternMatch::CompareOp_match< Pred_P, LHS_P, RHS_P, Opcode, Commutable >::match(), llvm::MIPatternMatch::ConstantMatch< ConstT >::match(), llvm::MIPatternMatch::deferred_helper< BindTy >::match(), llvm::MIPatternMatch::deferred_helper< LLT >::match(), llvm::MIPatternMatch::deferred_ty< Class >::match(), llvm::MIPatternMatch::GConstantBitsMatch::match(), llvm::MIPatternMatch::GCstAndRegMatch::match(), llvm::MIPatternMatch::GFCstAndRegMatch::match(), llvm::MIPatternMatch::GFCstOrSplatGFCstMatch::match(), llvm::MIPatternMatch::GFCstPredMatch< Pred >::match(), llvm::MIPatternMatch::GFrameIndexMatch::match(), llvm::MIPatternMatch::GInstrBind< Class >::match(), llvm::MIPatternMatch::GIntrinsic_match< IntrID, OpMatchers >::match(), llvm::MIPatternMatch::ICstOrSplatMatch< ConstT >::match(), llvm::MIPatternMatch::ImplicitDefMatch::match(), llvm::MIPatternMatch::LoadOp_match< Class, PtrP >::match(), llvm::MIPatternMatch::OneNonDBGUse_match< SubPatternT >::match(), llvm::MIPatternMatch::OneUse_match< SubPatternT >::match(), llvm::MIPatternMatch::operand_type_match::match(), llvm::MIPatternMatch::operand_type_match::match(), llvm::MIPatternMatch::Or< Preds >::match(), llvm::MIPatternMatch::Or< Pred, Preds... >::match(), llvm::MIPatternMatch::ShuffleVectorMatch< Src1Ty, Src2Ty >::match(), llvm::MIPatternMatch::SpecificConstantMatch::match(), llvm::MIPatternMatch::SpecificConstantOrSplatMatch::match(), llvm::MIPatternMatch::SpecificConstantSplatMatch::match(), llvm::MIPatternMatch::SpecificRegisterMatch::match(), llvm::MIPatternMatch::SrcImmOp_match< SrcTy, ImmTy, Opcode >::match(), llvm::MIPatternMatch::TernaryOp_match< Src0Ty, Src1Ty, Src2Ty, Opcode >::match(), llvm::MIPatternMatch::UnaryOp_match< SrcTy, Opcode >::match(), matchAliasCondition(), llvm::MIPatternMatch::matchConstant(), llvm::MIPatternMatch::matchConstantSplat(), llvm::AArch64GISelUtils::matchEmitBZero(), matchFoldableAnd(), matchFoldableCopyToI64Ext(), matchFoldableSExtFromPromotedI32(), matchFoldableShift(), MatchingStackOffset(), MatchingStackOffset(), matchLDPSTPAddrMode(), matchLoadAndBytePosition(), llvm::MIPS_MC::matchRegisterName(), llvm::matchUnaryPredicate(), matchUniformityAndLLT(), llvm::AArch64RegisterInfo::materializeFrameBaseRegister(), llvm::ARMBaseRegisterInfo::materializeFrameBaseRegister(), llvm::PPCRegisterInfo::materializeFrameBaseRegister(), llvm::SIRegisterInfo::materializeFrameBaseRegister(), maybeAddScatterGatherReq(), maybeRewriteToDrop(), maybeRewriteToFallthrough(), llvm::mayOverlapInLaterIter(), llvm::SIInstrInfo::mayReadEXEC(), mergeVectorRegsToResultRegs(), llvm::MIPatternMatch::mi_match(), llvm::MIPatternMatch::mi_match(), llvm::MIPatternMatch::mi_match(), llvm::MipsAsmBackend::MipsAsmBackend(), moveAndTeeForMultiUse(), llvm::SIInstrInfo::moveFlatAddrToVGPR(), moveForSingleUse(), moveOperands(), llvm::SIInstrInfo::moveToVALUImpl(), llvm::CSKYInstrInfo::movImm(), llvm::RISCVInstrInfo::mulImm(), llvm::RISCVRegisterInfo::needsFrameBaseReg(), needToReserveScavengingSpillSlots(), oneUseDominatesOtherUses(), onlyAllocateTileRegisters(), opMustUseVOP3Encoding(), optimizeBlockForRedundantCopies(), llvm::PPCInstrInfo::optimizeCmpPostRA(), llvm::AArch64InstrInfo::optimizeCompareInstr(), llvm::ARMBaseInstrInfo::optimizeCompareInstr(), llvm::LanaiInstrInfo::optimizeCompareInstr(), llvm::PPCInstrInfo::optimizeCompareInstr(), llvm::SIInstrInfo::optimizeCompareInstr(), llvm::SparcInstrInfo::optimizeCompareInstr(), llvm::TargetInstrInfo::optimizeCompareInstr(), llvm::X86InstrInfo::optimizeCompareInstr(), llvm::AArch64InstrInfo::optimizeCondBranch(), llvm::RISCVInstrInfo::optimizeCondBranch(), optimizeLiveIntervals(), llvm::TargetInstrInfo::optimizeLoadInstr(), optimizeNZCVDefs(), llvm::ARMBaseInstrInfo::optimizeSelect(), llvm::LanaiInstrInfo::optimizeSelect(), llvm::RISCVInstrInfo::optimizeSelect(), orderRegForMul(), llvm::CallLowering::parametersInCSRMatch(), llvm::TargetLowering::parametersInCSRMatch(), llvm::passCopy(), llvm::AMDGPUCallLowering::passSpecialInputs(), peekThroughBitcast(), llvm::PeelSingleBlockLoop(), peephole(), populateReservedIdentifiers(), llvm::AMDGPUTargetLowering::PostISelFolding(), llvm::SITargetLowering::PostISelFolding(), llvm::HexagonInstrInfo::PredicateInstruction(), preferGPRForFPImm(), prepareDAGLevelOperands(), llvm::VETargetLowering::prepareMBB(), llvm::VETargetLowering::prepareSymbol(), llvm::MachineBasicBlock::print(), llvm::MachineInstr::print(), llvm::MachineOperand::print(), llvm::print(), llvm::SystemZAsmPrinter::PrintAsmOperand(), printFPOReg(), printGISelValueTracking(), printLivenessInfo(), printMBB(), printMI(), printMIOperand(), PrintNodeInfo(), llvm::printReg(), processBlockAddr(), llvm::SIFrameLowering::processFunctionBeforeFrameFinalized(), llvm::SystemZELFFrameLowering::processFunctionBeforeFrameFinalized(), llvm::SIFrameLowering::processFunctionBeforeFrameIndicesReplaced(), llvm::processInstr(), processInstrsWithTypeFolding(), processSwitchesConstants(), llvm::ARMBaseInstrInfo::produceSameValue(), llvm::TargetInstrInfo::produceSameValue(), llvm::PPCInstrInfo::promoteInstr32To64ForElimEXTSW(), propagateLocalCopies(), propagateSPIRVType(), llvm::SwiftErrorValueTracking::propagateVRegs(), llvm::PSetIterator::PSetIterator(), pushRegsToStack(), llvm::SIInstrInfo::readlaneVGPRToSGPR(), readsLaneSubset(), readsRegInClass(), llvm::TargetInstrInfo::reassociateOps(), llvm::recomputeLivenessFlags(), recordNarrowOperandWidths(), llvm::TargetInstrInfo::reduceAccumulatorTree(), regColoring(), regIsPICBase(), registerSpirvTypeForNewInstructions(), regNumbering(), RegSizeInBits(), regStackify(), llvm::SIInstrInfo::regUsesConstantBus(), reinsertVectorIndexAdd(), llvm::SIInstrInfo::reMaterialize(), rematerializeCheapDef(), removeCopies(), llvm::MachineInstr::removeOperand(), replaceDominatedUses(), replacePhysRegs(), replaceRegUsesAfterLoop(), requiresSpirvType(), rescheduleCanonically(), reservePrivateMemoryRegs(), llvm::PPCRegisterInfo::resolveFrameIndex(), llvm::SIRegisterInfo::resolveFrameIndex(), llvm::M68kFrameLowering::restoreCalleeSavedRegisters(), llvm::RegisterOperands::restoreLivenessFlags(), llvm::restoreStatusRegister(), llvm::rewriteT2FrameIndex(), llvm::MachineRegionInfoAnalysis::run(), llvm::MachineRegionInfoPrinterPass::run(), RemoveLoadsIntoFakeUses::run(), runMergeBaseOffset(), runNVPTXPeephole(), llvm::ExecutionDomainFix::runOnMachineFunction(), llvm::GCNRegPressurePrinter::runOnMachineFunction(), llvm::RegisterClassInfo::runOnMachineFunction(), llvm::SelectionDAGISel::runOnMachineFunction(), runRedundantCopyElimination(), runRegBankLegalize(), runRegBankSelect(), runVMV0Elimination(), llvm::MachineFunction::salvageCopySSAImpl(), llvm::salvageDebugInfo(), llvm::salvageDebugInfoForDbgValue(), salvageDebugInfoImpl(), llvm::saveUsesAndErase(), llvm::scavengeFrameVirtualRegs(), scavengeFrameVirtualRegsInBlock(), scavengeVReg(), SearchOptions::SearchOptions(), selectCopy(), selectCopy(), selectCopy(), llvm::InstructionSelectImpl::selectInstr(), llvm::InstructionSelectImpl::selectMachineFunction(), selectMergeValues(), selectUnmergeValues(), selectWMMAModsNegAbs(), llvm::AMDGPURegisterBankInfo::setBufferOffsets(), llvm::MachineOperand::setIsDef(), setM0ToIndexFromSGPR(), llvm::AMDGPU::SetOfRulesForOpcode::SetOfRulesForOpcode(), llvm::MachineOperand::setReg(), llvm::MipsRegisterBankInfo::setRegBank(), llvm::setRegClassIfNull(), llvm::setRegClassType(), llvm::CoalescerPair::setRegisters(), setRegsToType(), setsSCCIfResultIsZero(), llvm::MIRParserImpl::setupRegisterInfo(), llvm::ShapeT::ShapeT(), shiftAmountKnownInRange(), llvm::SIMachineFunctionInfo::shiftWwmVGPRsToLowestRange(), llvm::AArch64RegisterInfo::shouldCoalesce(), llvm::ARMBaseRegisterInfo::shouldCoalesce(), llvm::TargetLoweringBase::shouldLocalize(), llvm::PPCInstrInfo::shouldReduceRegisterPressure(), llvm::TargetRegisterInfo::shouldRegionSplitForVirtReg(), llvm::AArch64FrameLowering::spillCalleeSavedRegisters(), llvm::M68kFrameLowering::spillCalleeSavedRegisters(), llvm::PPCFrameLowering::spillCalleeSavedRegisters(), llvm::X86FrameLowering::spillCalleeSavedRegisters(), spillVGPRtoAGPR(), llvm::AMDGPURegisterBankInfo::split64BitValueForMapping(), llvm::AMDGPULegalizerInfo::splitBufferOffsets(), llvm::MachineBasicBlock::SplitCriticalEdge(), splitMBB(), llvm::stableHashValue(), llvm::WebAssemblyFunctionInfo::stackifyVReg(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), STATISTIC(), llvm::Thumb2InstrInfo::storeRegToStackSlot(), stripAnySourceMods(), stripBitCast(), stripCopy(), stripVRegCopies(), suppressEGPRRegClass(), suppressEGPRRegClassInRegAndUses(), takeFreeSGPR(), tileConfig(), toggleKills(), traverseMoveUse(), tryChangeVGPRtoSGPRinCopy(), tryCompressMaskProducer(), tryToGetTargetInfo(), unstackifyVRegsUsedInSplitBB(), updateLiveness(), updateOperandRegClass(), updateOperandRegConstraints(), updatePHIs(), llvm::ARMBaseRegisterInfo::updateRegAllocHint(), llvm::RISCVRegisterInfo::updateRegAllocHint(), llvm::updateRegType(), llvm::SIInstrInfo::usesConstantBus(), llvm::SIInstrInfo::usesConstantBus(), validateAccessChain(), validateGroupWaitEventsPtr(), validateLifetimeStart(), validatePtrTypes(), validatePtrUnwrapStructField(), validateVec1Ops(), valueIsKnownNeverF32Denorm(), llvm::LiveInterval::verify(), llvm::RegisterBankInfo::InstructionMapping::verify(), verifyCFIntrinsic(), llvm::RISCVInstrInfo::verifyInstruction(), llvm::SIInstrInfo::verifyInstruction(), verifyLeafProcRegUse(), verifyRegBankOnOperands(), llvm::WebAssemblyDebugValueManager::WebAssemblyDebugValueManager(), llvm::VirtRegAuxInfo::weightCalcHelper(), widenBitCountOps(), widenScalarType(), widenSignSensitiveOps(), X86SelectAddress(), llvm::LegalizerInfo::~LegalizerInfo(), and llvm::VirtRegAuxInfo::~VirtRegAuxInfo().

RII

const RISCVInstrInfo* RII

Initial value:

{
  MachineBasicBlock *TBB, *FBB

Definition at line 48 of file RISCVLateBranchOpt.cpp.

Referenced by llvm::RISCV::getFeaturesForCPU(), if(), if(), isEqualImpl(), removeBranch(), and runLateBranchOptOnMF().

true

return true

Definition at line 93 of file RISCVLateBranchOpt.cpp.